处理器
    4.
    发明公开

    公开(公告)号:CN101031884A

    公开(公告)日:2007-09-05

    申请号:CN200680000804.5

    申请日:2006-04-12

    Abstract: 本发明涉及的处理器,是循环地按照分配给线程的时间来执行多个线程的处理器,其具备可重构的集成电路;事先存储与多个线程的各个对应的电路构成信息,根据电路构成信息将上述集成电路的一部分进行重构,依次使用根据对应于线程的电路构成信息进行了重构的集成电路,执行该线程。在执行某线程的期间,选择下面执行的线程,对于正在执行的线程在使用的上述集成电路部分之外的部分,为了下面执行的线程而进行重构。

    独立处理多个指令流、软式控制各指令流的处理功能的多线程处理器

    公开(公告)号:CN1280714C

    公开(公告)日:2006-10-18

    申请号:CN03154888.1

    申请日:1997-08-27

    CPC classification number: G06F9/4843 G06F9/3009 G06F9/3822 G06F9/3851

    Abstract: 一种执行多个指令流的多线程处理器,包括:多个功能单元,执行指令;多个指令解码器,与各指令流对应地设置,解码各个指令,完成作为执行该指令的功能单元要求将解码指令发给该功能单元的指令发出要求;优先权存储器,存储各指令流的优先权,各优先权与其他指令流的优先权独立,并通过专用指令变更;自停止数据存储器,在各指令流中存储指令流处于执行状态还是处于停止状态的自停止数据;调解器,接收来自多个指令解码部分通知的指令发出要求,2个以上的指令发出要求同时指定一个功能单元的情况下,根据优先权存储器中存储的优先权,确定向该功能单元要发出的解码指令;停止器,根据所述自停止数据,停止与正处于停止状态的指令流相应的指令解码部分向调解器的指令发出要求的通知。

    控制处理器和协处理器间的数据传输的运算处理装置

    公开(公告)号:CN1749955A

    公开(公告)日:2006-03-22

    申请号:CN200510113272.3

    申请日:2005-07-06

    CPC classification number: G06F9/3877 G06F9/3885

    Abstract: 一种具备主处理器和协处理器的运算处理装置,主处理器具有:根据运算指令进行运算时用于保存运算对象或结果的多个寄存器、和逐次解释指令并进行根据指令的控制的指令解释控制部,此指令解释控制部利用操作数来指定:在上述协处理器中应执行的运算处理的种类、表示保存该运算处理对象的第一寄存器的信息和表示应保存上述协处理器进行运算处理的结果的第二寄存器的信息,通过解释用于请求向协处理器的运算的1条指令即协处理器运算指令,从而进行下述控制:在上述协处理器中,将第一寄存器的内容作为运算处理对象以执行该种类的运算处理,进而将由上述协处理器生成的此运算处理结果写入第二寄存器。

    执行多个指令流的多程序流程同时处理器

    公开(公告)号:CN1147785C

    公开(公告)日:2004-04-28

    申请号:CN97119316.9

    申请日:1997-08-27

    CPC classification number: G06F9/4843 G06F9/3009 G06F9/3822 G06F9/3851

    Abstract: 本发明的多程序流程同时处理器为执行多个指令流的多程序流程同时处理器,配有:执行各个指令的多个功能单元;多个指令解码器,它与指令流对应地设置,解码各个指令,指定要执行该指令的功能单元,同时,还完成要求将解码的指令发给该功能单元的指令发出要求;存储对各指令流的指令流优先权的存储器;控制器,在两个以上的指令发出要求同时指定一个功能单元的情况下,根据存储器中存储的优先权,决定对该功能单元发出解码指令。根据这种构成,能软式调整多个指令流之间各指令流的处理性能,并且还可提高整体处理效率。

Patent Agency Ranking