-
公开(公告)号：CN100517751C
公开(公告)日：2009-07-22
申请号：CN200610151892.0
申请日：2006-09-13
申请人： 株式会社东芝
CPC分类号： H01L21/823857 , H01L21/28097 , H01L21/823835 , H01L21/823842 , H01L29/49 , H01L29/4975 , H01L29/665 , H01L29/785
摘要： 本发明能够控制栅电极的有效功函数以使晶体管具有最佳的工作阈值电压。一种半导体器件包括：半导体衬底；在半导体衬底上提供的栅极绝缘膜；在栅极绝缘膜上提供的栅电极；在栅电极两侧的半导体衬底中提供的源极/漏极区；和在栅电极和栅极绝缘膜之间的界面处提供的层，该层包含具有与构成栅电极和栅极绝缘膜的元素的电负性不同的电负性的元素。
-
公开(公告)号：CN100541818C
公开(公告)日：2009-09-16
申请号：CN200710084476.8
申请日：2007-03-02
申请人： 株式会社东芝
IPC分类号： H01L29/78 , H01L29/49 , H01L27/092 , H01L21/336 , H01L21/28 , H01L21/8238
CPC分类号： H01L21/823835 , H01L27/1203 , H01L29/785
摘要： 按照本发明的一个方面，一种半导体器件包括：N沟道MIS晶体管，包括：p型半导体层；形成在p型半导体层上的第一栅极绝缘层；形成在第一栅极绝缘层上的第一栅极电极；和形成在p型半导体层中的第一源极-漏极区域，其中第一栅极电极沿着栅极长度的方向夹在该第一源极-漏极区域中。第一栅极电极包括含有NiSi2的立方晶体的晶相，NiSi2的立方晶体具有5.39埃至5.40埃的晶格常数。
-
公开(公告)号：CN1933180A
公开(公告)日：2007-03-21
申请号：CN200610151892.0
申请日：2006-09-13
申请人： 株式会社东芝
CPC分类号： H01L21/823857 , H01L21/28097 , H01L21/823835 , H01L21/823842 , H01L29/49 , H01L29/4975 , H01L29/665 , H01L29/785
摘要： 本发明能够控制栅电极的有效功函数以使晶体管具有最佳的工作阈值电压。一种半导体器件包括：半导体衬底；在半导体衬底上提供的栅极绝缘膜；在栅极绝缘膜上提供的栅电极；在栅电极两侧的半导体衬底中提供的源极/漏极区；和在栅电极和栅极绝缘膜之间的界面处提供的层，该层包含具有与构成栅电极和栅极绝缘膜的元素的电负性不同的电负性的元素。
-
公开(公告)号：CN118668230A
公开(公告)日：2024-09-20
申请号：CN202410109889.0
申请日：2024-01-26
申请人： 株式会社东芝 , 东芝能源系统株式会社
IPC分类号： C25B11/053 , C25B11/063 , C25B11/031 , C25B11/077 , C25B9/23 , C25B9/19 , C25B1/04
摘要： 实施方式提供耐久性高的电极。实施方式的电极具有多孔质的钛基材和设置于钛基材上的电解用催化剂层，所述电解用催化剂层是片材层与间隙层交替地层叠而成的，在上述钛基材的电解用催化剂层侧具有包含氧化钛的第1被膜，在上述钛基材的与电解用催化剂层侧相反的一侧具有包含氧化钛的第2被膜，将上述第1被膜的平均厚度设定为D1，将上述第2被膜的平均厚度设定为D2，上述D1与上述D2满足1[nm]≤D2‑D1≤20[nm]。
-
公开(公告)号：CN101034717A
公开(公告)日：2007-09-12
申请号：CN200710084476.8
申请日：2007-03-02
申请人： 株式会社东芝
IPC分类号： H01L29/78 , H01L29/49 , H01L27/092 , H01L21/336 , H01L21/28 , H01L21/8238
CPC分类号： H01L21/823835 , H01L27/1203 , H01L29/785
摘要： 按照本发明的一个方面，一种半导体器件包括：N沟道MIS晶体管，包括：p型半导体层；形成在p型半导体层上的第一栅极绝缘层；形成在第一栅极绝缘层上的第一栅极电极；和形成在p型半导体层中的第一源极－漏极区域，其中第一栅极电极沿着栅极长度的方向夹在该第一源极－漏极区域中。第一栅极电极包括含有NiSi2的立方晶体的晶相，NiSi2的立方晶体具有5.39埃至5.40埃的晶格常数。
-
-
-
-
搜索结果
5 条记录 (耗时 0.058 秒)
