公开(公告)号：CN101034717A

公开(公告)日：2007-09-12

申请号：CN200710084476.8

申请日：2007-03-02

申请人： 株式会社东芝

发明人： 土屋义规 ,  小山正人 ,  吉木昌彦

IPC分类号： H01L29/78 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC分类号： H01L21/823835 ,  H01L27/1203 ,  H01L29/785

摘要： 按照本发明的一个方面，一种半导体器件包括：N沟道MIS晶体管，包括：p型半导体层；形成在p型半导体层上的第一栅极绝缘层；形成在第一栅极绝缘层上的第一栅极电极；和形成在p型半导体层中的第一源极－漏极区域，其中第一栅极电极沿着栅极长度的方向夹在该第一源极－漏极区域中。第一栅极电极包括含有NiSi2的立方晶体的晶相，NiSi2的立方晶体具有5.39埃至5.40埃的晶格常数。

公开(公告)号：CN1838430A

公开(公告)日：2006-09-27

申请号：CN200610059212.2

申请日：2006-03-15

申请人： 株式会社东芝

发明人： 土屋义规 ,  小山正人 ,  西野弘刚

IPC分类号： H01L29/49 ,  H01L29/78 ,  H01L27/092

CPC分类号： H01L21/823835 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/785

摘要： 用半导体衬底以及提供在半导体衬底上的p型MIS晶体管和n型MIS晶体管，制作了一种MIS型半导体器件，此p型MIS晶体管包括由锗以及选自钽、钒、铌的一种元素所构成的栅电极。

公开(公告)号：CN100541818C

公开(公告)日：2009-09-16

申请号：CN200710084476.8

申请日：2007-03-02

申请人： 株式会社东芝

发明人： 土屋义规 ,  小山正人 ,  吉木昌彦

IPC分类号： H01L29/78 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC分类号： H01L21/823835 ,  H01L27/1203 ,  H01L29/785

摘要： 按照本发明的一个方面，一种半导体器件包括：N沟道MIS晶体管，包括：p型半导体层；形成在p型半导体层上的第一栅极绝缘层；形成在第一栅极绝缘层上的第一栅极电极；和形成在p型半导体层中的第一源极-漏极区域，其中第一栅极电极沿着栅极长度的方向夹在该第一源极-漏极区域中。第一栅极电极包括含有NiSi2的立方晶体的晶相，NiSi2的立方晶体具有5.39埃至5.40埃的晶格常数。

公开(公告)号：CN1933180A

公开(公告)日：2007-03-21

申请号：CN200610151892.0

申请日：2006-09-13

申请人： 株式会社东芝

发明人： 土屋义规 ,  吉木昌彦

IPC分类号： H01L29/78 ,  H01L29/49

CPC分类号： H01L21/823857 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/49 ,  H01L29/4975 ,  H01L29/665 ,  H01L29/785

摘要： 本发明能够控制栅电极的有效功函数以使晶体管具有最佳的工作阈值电压。一种半导体器件包括：半导体衬底；在半导体衬底上提供的栅极绝缘膜；在栅极绝缘膜上提供的栅电极；在栅电极两侧的半导体衬底中提供的源极/漏极区；和在栅电极和栅极绝缘膜之间的界面处提供的层，该层包含具有与构成栅电极和栅极绝缘膜的元素的电负性不同的电负性的元素。

公开(公告)号：CN1738050A

公开(公告)日：2006-02-22

申请号：CN200510090348.5

申请日：2005-08-12

申请人： 株式会社东芝

发明人： 土屋义规 ,  西山彰

IPC分类号： H01L27/092 ,  H01L29/43 ,  H01L21/8238 ,  H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/785

摘要： 本发明提供了一种半导体器件，包括：具有隔离区域的半导体衬底；p型MIS晶体管，包括形成于所述半导体衬底中的一对源极/漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极/栅极绝缘膜的界面上具有第一金属层；以及n型MIS晶体管，包括形成于所述半导体衬底中的一对源极/漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极/栅极绝缘膜的界面上具有所述第一金属的硼化物层。

公开(公告)号：CN100521210C

公开(公告)日：2009-07-29

申请号：CN200610164166.2

申请日：2006-12-08

申请人： 株式会社东芝

发明人： 小山正人 ,  市原玲华 ,  土屋义规 ,  上牟田雄一 ,  西山彰

IPC分类号： H01L27/092 ,  H01L29/49 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L21/823842

摘要： 一种半导体装置，其特征在于具备：衬底；在上述衬底上形成的p沟道MIS晶体管，上述p沟道MIS晶体管在n阱中形成，具备在上述n阱上形成的第1栅绝缘膜和由在上述第1栅绝缘膜上形成的结晶质Ta-C合金构成的第1栅电极，在上述第1栅电极的膜厚方向上的TaC(111)面的结晶取向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]大于等于80%；在上述衬底上形成的n沟道MIS晶体管，上述n沟道MIS晶体管在p阱中形成，具备在上述p阱上形成的第2栅绝缘膜和由在上述第2栅绝缘膜上形成的结晶质Ta-C合金构成的第2栅电极，在上述第2栅电极的膜厚方向上的TaC(111)面的结晶取向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]小于等于60%。

公开(公告)号：CN100448008C

公开(公告)日：2008-12-31

申请号：CN200610006642.8

申请日：2006-01-27

申请人： 株式会社东芝

发明人： 木下敦宽 ,  土屋义规 ,  古贺淳二

IPC分类号： H01L27/088 ,  H01L21/8234

CPC分类号： H01L21/28105 ,  H01L21/28097 ,  H01L21/32155 ,  H01L21/82385 ,  H01L29/66651 ,  H01L29/785

摘要： 一种半导体器件，其包括半导体衬底；在该半导体衬底上形成的第一栅极绝缘膜；在该半导体器件上形成的第二栅极绝缘膜；在该第一栅极绝缘膜上形成并完全硅化的第一栅电极；和在第二栅电极上形成并完全硅化的第二栅电极，第二栅极绝缘膜的栅极长度和栅极宽度大于第一栅电极的长度和宽度，且第二栅极绝缘膜的厚度小于第二栅电极的厚度。

公开(公告)号：CN1624932A

公开(公告)日：2005-06-08

申请号：CN200410098350.2

申请日：2004-12-03

申请人： 株式会社东芝

发明人： 土屋义规 ,  入沢寿史 ,  木下敦宽 ,  古贺淳二

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L29/43

CPC分类号： H01L29/4908 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/84 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66643 ,  H01L29/785

摘要： 一种半导体器件，包括：硅衬底、形成在所述硅衬底的表面上的n型沟道区、与所述n型沟道区的表面相对形成的n型源区和n型漏区、形成在所述n型源区和所述n型漏区之间的所述n型沟道区的所述表面上的第一栅绝缘膜、形成在所述第一栅绝缘膜上的具有金属元素M和第一IV族半导体元素 Si1－aGea(0≤a≤1)的化合物的第一栅极、形成在所述硅衬底的所述表面上的p型沟道区、与所述p型沟道区的表面相对形成的p型源区以及p型漏区、形成在所述p型源区以及所述p型漏区之间的所述p型沟道区的所述表面上的第二栅绝缘膜、形成在所述第二栅绝缘膜上的具有所述金属元素M和第二IV族半导体元素Si1－cGec(0≤c≤1，a≠c)的化合物的第二栅极。

公开(公告)号：CN101330055A

公开(公告)日：2008-12-24

申请号：CN200810125334.6

申请日：2008-06-20

申请人： 株式会社东芝

发明人： 山内尚 ,  西义史 ,  木下敦宽 ,  土屋义规 ,  古贺淳二 ,  加藤弘一

IPC分类号： H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/785

摘要： 提供在CMIS构造的半导体器件中降低n型以及p型MISFET的界面电阻的半导体器件的制造方法以及半导体器件。该半导体器件的制造方法以及半导体器件的特征在于，在第一半导体区域上形成n型MISFET的栅极绝缘膜和栅电极，在第二半导体区域上形成p型MISFET的栅极绝缘膜和栅电极，对第一半导体区域离子注入As，形成n型扩散层，在第一半导体区域上淀积包含Ni的第一金属之后，通过第一热处理形成第一硅化物层，在第一硅化物层上以及第二半导体区域上淀积包含Ni的第二金属之后，通过第二热处理将第一硅化物层进行厚膜化，并且形成第二硅化物层，对第二硅化物层离子注入B或者Mg之后，施加第三热处理。

公开(公告)号：CN101136437A

公开(公告)日：2008-03-05

申请号：CN200710148535.3

申请日：2007-08-29

申请人： 株式会社东芝

发明人： 新宮昌生 ,  木下敦宽 ,  土屋义规

IPC分类号： H01L29/78 ,  H01L29/43 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC分类号： H01L21/28079 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823835 ,  H01L27/1203 ,  H01L29/4933 ,  H01L29/495 ,  H01L29/4975 ,  H01L29/7851

摘要： 半导体器件及其制造方法。本发明公开一种通过电极的接触电阻和电极本身的电阻的减小而具有增强性能的具有场效应晶体管(FET)的半导体器件。该FET包括n型FET，其具有在半导体衬底中形成的通道区，绝缘地覆盖通道区的栅电极，以及在通道区的两端形成的一对源和漏电极。源/漏电极由第一金属的硅化物制成。包含第二金属的界面层在衬底和第一金属之间的界面中形成。第二金属的功函数小于第一金属的硅化物的功函数，并且第二金属硅化物的功函数小于第一金属硅化物的功函数。本发明还公开了半导体器件的制造方法。