-
公开(公告)号：CN113495387B
公开(公告)日：2024-03-22
申请号：CN202110266145.6
申请日：2021-03-11
Applicant: 株式会社日本显示器
IPC: G02F1/1362 , G02F1/1368 , G02F1/133 , G02F1/167 , H01L27/12 , G02F1/1685
Abstract: 本发明提供半导体基板及具备半导体基板的显示装置。半导体基板在第1基材上具备第1绝缘层、扫描线、第2绝缘层、至少设于第2绝缘层的第1凹状槽部、和具有与第1凹状槽部重叠的第1区域及不重叠的第2区域的信号线，信号线是具有第1层及第2层的层叠体，第1区域的第1层的第1端部在与第1基材的平面平行的方向上从第2层的侧面突出，第1区域的第1层在第2层的侧面与第1端部之间具有第1部分，第1部分与第1凹状槽部的侧面相接，第2层的侧面在第1凹状槽部中被第1部分覆盖。
-
公开(公告)号：CN116018819A
公开(公告)日：2023-04-25
申请号：CN202180053360.6
申请日：2021-08-18
Applicant: 株式会社日本显示器
Inventor： 池田匡孝
IPC: H04N25/78
Abstract: 检测装置具有将光电变换元件连接在第1晶体管的栅极电极上的像素；具有将第1晶体管的栅极电极复位的复位期间、将光电变换元件曝光的曝光期间和将伴随着光电变换元件的曝光的电压读出的读出期间；在复位期间中，在对第1晶体管的栅极电极供给复位电压的第1期间中将第1电压读出，在对第1晶体管的栅极电极停止复位电压的供给后的第2期间中将第2电压读出，在作为曝光期间的第3期间之后作为上述读出期间的第4期间中将第3电压读出；将第1电压与第2电压的差作为PUF－ID数据输出；将第3电压与第2电压的差作为检测数据输出。
-
公开(公告)号：CN116018819B
公开(公告)日：2024-12-17
申请号：CN202180053360.6
申请日：2021-08-18
Applicant: 株式会社日本显示器
Inventor： 池田匡孝
IPC: H04N25/78
Abstract: 检测装置具有将光电变换元件连接在第1晶体管的栅极电极上的像素；具有将第1晶体管的栅极电极复位的复位期间、将光电变换元件曝光的曝光期间和将伴随着光电变换元件的曝光的电压读出的读出期间；在复位期间中，在对第1晶体管的栅极电极供给复位电压的第1期间中将第1电压读出，在对第1晶体管的栅极电极停止复位电压的供给后的第2期间中将第2电压读出，在作为曝光期间的第3期间之后作为上述读出期间的第4期间中将第3电压读出；将第1电压与第2电压的差作为PUF－ID数据输出；将第3电压与第2电压的差作为检测数据输出。
-
公开(公告)号：CN117055253A
公开(公告)日：2023-11-14
申请号：CN202310503795.7
申请日：2023-05-06
Applicant: 株式会社日本显示器
IPC: G02F1/1333 , G02F1/1347 , G02F1/1362 , G02F1/1368 , G09F9/35 , G09G3/36
Abstract: 本发明涉及能够实现显示装置的大型高精细化或高速驱动的显示装置。显示装置具有：在设置于第1基板的显示区域中、在第1方向上排列的第1像素至第3像素；与第1像素至第3像素各自连接、并沿着第1方向延伸存在的第1源极布线至第3源极布线；和与第1像素至第3像素的各自连接、沿着与第1方向交叉的第2方向延伸存在的第1栅极布线至第3栅极布线，第1像素具有与第1栅极布线及第1源极布线电连接的第1晶体管、和与第1晶体管电连接的液晶元件，第1像素至第3像素设置在第1源极布线及第3源极布线与第2源极布线之间，第1源极布线与第3源极布线交叉。
-
公开(公告)号：CN113016081A
公开(公告)日：2021-06-22
申请号：CN201980074302.4
申请日：2019-09-10
Applicant: 株式会社日本显示器
Abstract: 显示装置具有：基板；多个像素，设于基板；发光元件，设于多个像素的每一个；以及无机绝缘层，具有透光性，覆盖发光元件的至少一部分，无机绝缘层包括：侧部，设于发光元件的侧面；以及延伸部，设于侧部的下端侧，在从基板的法线方向俯视时，比侧部更向发光元件的外侧延伸。
-
Patent Agency Ranking
公开(公告)号：CN111538195A
公开(公告)日：2020-08-14
申请号：CN202010080626.3
申请日：2020-02-05
Applicant: 株式会社日本显示器
IPC: G02F1/16755 , G02F1/16756 , G02F1/16766 , H01L27/12
Abstract: 提供能利用多个电流路进行驱动的半导体基板和显示装置。半导体基板具备第一基材、栅极线(G)、源极线(S)、绝缘膜、第一像素电极(PE1)、以及在源极线(S)与第一像素电极(PE1)之间并联连接的第一晶体管(Tr1)和第二晶体管(Tr2)。第一晶体管(Tr1)的第一半导体层(SC1)和第二晶体管(Tr2)的第二半导体层(SC2)分别具有第一区域(R1)、第二区域(R2)以及沟道区域(RC)。第一半导体层(SC1)和第二半导体层(SC2)与第一表面接触，所述第一表面是上述绝缘膜的源极线(S)侧的面。第一半导体层(SC1)和第二半导体层(SC2)各自的沟道区域(RC)的整体与栅极线(G)重叠。
-
公开(公告)号：CN113016081B
公开(公告)日：2024-03-29
申请号：CN201980074302.4
申请日：2019-09-10
Applicant: 株式会社日本显示器
Abstract: 显示装置具有：基板；多个像素，设于基板；发光元件，设于多个像素的每一个；以及无机绝缘层，具有透光性，覆盖发光元件的至少一部分，无机绝缘层包括：侧部，设于发光元件的侧面；以及延伸部，设于侧部的下端侧，在从基板的法线方向俯视时，比侧部更向发光元件的外侧延伸。
-
公开(公告)号：CN117525163A
公开(公告)日：2024-02-06
申请号：CN202311529929.9
申请日：2020-02-05
Applicant: 株式会社日本显示器
IPC: H01L29/786 , G02F1/16755 , G02F1/16757 , G02F1/1676 , H01L27/12
Abstract: 提供能利用多个电流路进行驱动的薄膜晶体管。半导体基板具备第一基材、栅极线(G)、源极线(S)、绝缘膜、第一像素电极(PE1)、以及在源极线(S)与第一像素电极(PE1)之间并联连接的第一晶体管(Tr1)和第二晶体管(Tr2)。第一晶体管(Tr1)的第一半导体层(SC1)和第二晶体管(Tr2)的第二半导体层(SC2)分别具有第一区域(R1)、第二区域(R2)以及沟道区域(RC)。第一半导体层(SC1)和第二半导体层(SC2)与第一表面接触，所述第一表面是上述绝缘膜的源极线(S)侧的面。第一半导体层(SC1)和第二半导体层(SC2)各自的沟道区域(RC)的整体与栅极线(G)重叠。
-
公开(公告)号：CN113495387A
公开(公告)日：2021-10-12
申请号：CN202110266145.6
申请日：2021-03-11
Applicant: 株式会社日本显示器
IPC: G02F1/1362 , G02F1/1368 , G02F1/133 , G02F1/167 , H01L27/12 , G02F1/1685
Abstract: 半导体基板在第1基材上具备第1绝缘层、扫描线、第2绝缘层、至少设于第2绝缘层的第1凹状槽部、和具有与第1凹状槽部重叠的第1区域及不重叠的第2区域的信号线，信号线是具有第1层及第2层的层叠体，第1区域的第1层的第1端部在与第1基材的平面平行的方向上从第2层的侧面突出，第1区域的第1层在第2层的侧面与第1端部之间具有第1部分，第1部分与第1凹状槽部的侧面相接，第2层的侧面在第1凹状槽部中被第1部分覆盖。
-
公开(公告)号：CN111538195B
公开(公告)日：2023-12-05
申请号：CN202010080626.3
申请日：2020-02-05
Applicant: 株式会社日本显示器
IPC: G02F1/16755 , G02F1/16756 , G02F1/16766 , H01L27/12
Abstract: 提供能利用多个电流路进行驱动的半导体基板和显示装置。半导体基板具备第一基材、栅极线(G)、源极线(S)、绝缘膜、第一像素电极(PE1)、以及在源极线(S)与第一像素电极(PE1)之间并联连接的第一晶体管(Tr1)和第二晶体管(Tr2)。第一晶体管(Tr1)的第一半导体层(SC1)和第二晶体管(Tr2)的第二半导体层(SC2)分别具有第一区域(R1)、第二区域(R2)以及沟道区域(RC)。第一半导体层(SC1)和第二半导体层(SC2)与第一表面接触，所述第一表面是上述绝缘膜的源极线(S)侧的面。第一半导体层(SC1)和第二半导体层(SC2)各自的沟道区域(RC)的整体与栅极线(G)重叠。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.018 seconds)
