非易失性存储系统
    1.
    发明公开

    公开(公告)号:CN1571069A

    公开(公告)日:2005-01-26

    申请号:CN200410003834.4

    申请日:2004-02-06

    CPC分类号: G11C16/349

    摘要: 这里提供了一种存储器系统,允许准备数个替换存储器块以便扩展可重写寿命,从而有助于提高信息存储的可靠性。存储器系统带有一个在预定物理地址单元中包括多个数据块的非易失性存储器和一个响应于来自外部的存取请求来控制所述非易失性存储器的控制器。数据块中的每一个具有用于保存关于每个数据区域的重写计数和错误检验信息的区域。控制器在非易失性存储器上的读操作中根据错误检验信息检查被读取的区域中的错误,并且,当有错误时,如果重写计数大于一个预定值,将用另一个数据块替换相关数据块,或者,如果不大于,校正与错误有关的数据块中的数据。

    非易失性存储器系统
    2.
    发明公开

    公开(公告)号:CN1519689A

    公开(公告)日:2004-08-11

    申请号:CN200410003831.0

    申请日:2004-02-06

    IPC分类号: G06F3/06

    CPC分类号: G06F13/385 G11C5/14 G11C7/24

    摘要: 即使在数据传送过程期间,也可以在紧急停止请求的基础上可靠地保护数据,并且极大地提高可靠性。在由存储卡等构成的数据存储器系统1中进行的数据读/写传送过程中,当请求紧急停止的紧急停止信号从主机的信息处理器PC输入时,控制器控制电路4立即停止传送过程,并向信息处理器PC通知读数据传送结束。其中,读数据传送结束的通知可以是正常结束,也可以是异常结束。向信息处理器PC通知读数据传送结束之后,即使信息处理器PC再次发出读数据传送请求,控制器2也不传送数据,并通知信息处理器PC无法进行读数据传送。

    非易失性存储器控制方法及半导体装置

    公开(公告)号:CN101645306A

    公开(公告)日:2010-02-10

    申请号:CN200910151325.9

    申请日:2009-06-30

    IPC分类号: G11C16/06

    CPC分类号: G11C16/10 G11C16/105

    摘要: 本发明提供一种非易失性存储器控制方法及半导体装置,可在非易失性存储器中,在不会不期望地增大写入次数的情况下使阈值返回变动前的状态。在包括非易失性存储器(14)、随机数发生器(12)和可存取上述非易失性存储器的控制器(11)的系统中,每次对上述非易失性存储器进行存取时,根据上述随机数发生器发生的随机数,由上述控制器确定刷新对象区。然后使上述控制器执行对上述刷新对象区进行再写入的刷新控制。通过这样的刷新控制,在不会不期望地增大写入次数的情况下使阈值返回变动前的状态。

    数据处理电路及通信移动终端装置

    公开(公告)号:CN101436260A

    公开(公告)日:2009-05-20

    申请号:CN200810173326.9

    申请日:2008-11-13

    IPC分类号: G06K19/073 H04W88/02

    CPC分类号: G11C16/22 G11C16/225

    摘要: 本发明提供一种数据处理电路和通信移动终端装置,当微控制器的动作在工作保证范围内脱离了特定的工作条件发生性能劣化时,能够抑制对微控制器内部的数据的非法访问。采用检测具有控制器(147)的数据处理电路的动作是否脱离了第1工作条件的第1检测器(152)、和检测数据处理电路的动作是否脱离了比第1工作条件更严格的第2工作条件的第2检测器(154),并且对第1检测器检测到脱离了第1工作条件的情况进行响应地,向控制器发出复位指示;其中控制器(147)进行可改写非易失性存储器(146)和非易失性存储器的控制和外部接口控制。控制器根据第2检测器检测到脱离了第2工作条件的情况来对内部状态进行备份,并且控制来自外部的针对非易失性存储器的存储区域的访问。

    处理装置以及时钟控制方法

    公开(公告)号:CN101324931A

    公开(公告)日:2008-12-17

    申请号:CN200810109955.5

    申请日:2008-06-11

    IPC分类号: G06K19/07

    摘要: 本发明提供一种处理装置以及时钟控制方法,处理装置(100)具有:与外部时钟同步地进行数据传送的接口及其控制电路(142);内部振荡器(120);和使用由内部振荡器(120)生成的内部时钟来进行数据传送的接口及其控制电路(143),其中,具有与接口对应地在内部时钟和外部时钟之间切换系统时钟的时钟控制电路(130),当切换系统时钟时,在使CPU(141)变为休眠状态后进行切换,在切换完成后解除CPU(141)的休眠状态而使动作再次开始。

    非易失性存储器装置和数据处理系统

    公开(公告)号:CN100409193C

    公开(公告)日:2008-08-06

    申请号:CN200410001330.9

    申请日:2004-01-06

    IPC分类号: G06F11/00 G06F12/00 G11C29/00

    摘要: 本发明提供一种非易失性存储器装置和数据处理系统。当从信息处理设备发出用于读取的传送用户数据的请求时,控制电路传送用户数据和管理数据到错误检测电路,由它检查用户数据的错误。如果用户数据不包含错误,则控制电路向信息处理设备通知能够传送用户数据,并且把它传送到信息处理设备。如果用户数据包含错误,则X计数错误位置和校正数据计算电路使用用户数据和管理数据来计算校正单元和校正数据,并且判断校正单元是否是可校正的。如果不可校正(有比X个单元更多的校正单元),则控制电路向信息处理设备通知用户数据是不可校正的,然后把用户数据和管理数据传送到信息处理设备。

    非易失性存储器系统
    8.
    发明授权

    公开(公告)号:CN100437455C

    公开(公告)日:2008-11-26

    申请号:CN200410003831.0

    申请日:2004-02-06

    IPC分类号: G06F3/06

    CPC分类号: G06F13/385 G11C5/14 G11C7/24

    摘要: 即使在数据传送过程期间,也可以在紧急停止请求的基础上可靠地保护数据,并且极大地提高可靠性。在由存储卡等构成的数据存储器系统1中进行的数据读/写传送过程中,当请求紧急停止的紧急停止信号从主机的信息处理器PC输入时,控制器控制电路4立即停止传送过程,并向信息处理器PC通知读数据传送结束。其中,读数据传送结束的通知可以是正常结束,也可以是异常结束。向信息处理器PC通知读数据传送结束之后,即使信息处理器PC再次发出读数据传送请求,控制器2也不传送数据,并通知信息处理器PC无法进行读数据传送。

    非易失性存储器装置和数据处理系统

    公开(公告)号:CN101303659A

    公开(公告)日:2008-11-12

    申请号:CN200810109438.8

    申请日:2004-01-06

    IPC分类号: G06F11/00 G07F7/10

    摘要: 本发明提供一种非易失性存储器装置和数据处理系统。当从信息处理设备发出用于读取的传送用户数据的请求时,控制电路传送用户数据和管理数据到错误检测电路,由它检查用户数据的错误。如果用户数据不包含错误,则控制电路向信息处理设备通知能够传送用户数据,并且把它传送到信息处理设备。如果用户数据包含错误,则X计数错误位置和校正数据计算电路使用用户数据和管理数据来计算校正单元和校正数据,并且判断校正单元是否是可校正的。如果不可校正(有比X个单元更多的校正单元),则控制电路向信息处理设备通知用户数据是不可校正的,然后把用户数据和管理数据传送到信息处理设备。

    IC卡
    10.
    发明公开

    公开(公告)号:CN101281609A

    公开(公告)日:2008-10-08

    申请号:CN200810090790.1

    申请日:2008-04-02

    IPC分类号: G06K19/07 G06K19/077

    CPC分类号: G06K19/07 G06K19/07732

    摘要: 公开了一种包括内置接口电路的半导体装置,响应于耦合至该半导体装置的主机设备的初始化操作而选择该内置接口电路的操作。在半导体装置中,第一同步接口电路和使用差分信号的第二异步接口电路共享所述差分信号的外部端子(外部差分信号端子)。例如,该半导体装置采用MMC接口电路作为第一接口电路,采用USB接口电路作为第二接口电路,同时保持了IC卡接口功能。该半导体装置排他性地选择所采用的接口电路的操作。一种选择方法是,当检测到来自外部时钟端子的用于在针对半导体装置的电源供电开始时初始化第一接口电路的时钟输入中多个边沿改变时,启用第一接口电路的接口操作。