-
公开(公告)号：CN108958650A
公开(公告)日：2018-12-07
申请号：CN201810497723.5
申请日：2018-05-22
申请人： 旺宏电子股份有限公司
CPC分类号： G06F3/0622 , G06F3/0659 , G06F3/0679 , G06F3/0688 , G06F13/42 , G11C7/24 , G11C8/20 , G11C16/10 , G11C16/22 , G11C16/26
摘要： 一种电子系统包括主机与客户端装置，其中客户端装置可被实际作为单个芯片封装式集成电路或多芯片电路，且具有逻辑以使用物理不可复制功能以产生安全密钥。所述装置可包括位于客户端上的逻辑以借由安全的方式将物理不可复制功能密钥提供至主机。物理不可复制功能可使用由非易失性存储器单元得到的熵以产生初始密钥。所述的逻辑用以停用对物理不可复制功能数据的改变，且因此在密钥储存于所述数据集后冻结所述密钥。
-
公开(公告)号：CN104810052B
公开(公告)日：2018-07-13
申请号：CN201410534212.8
申请日：2014-10-11
申请人： 华邦电子股份有限公司
CPC分类号： G11C16/22 , G06F12/1433 , G11C7/24 , G11C16/10
摘要： 本发明公开了一种非易失存储器装置以及用于非易失存储器装置的方法。其中，NVM装置包括NVM阵列以及控制逻辑。NVM阵列用来储存数据。控制逻辑接收储存于NVM装置的多个数据数值，且将接收到的该些数据数值中至少一些数据数值写入至NVM阵列，且同时地写入至少一些数据数值的多个互补数值。
-
公开(公告)号：CN104412242B
公开(公告)日：2018-01-19
申请号：CN201380033753.6
申请日：2013-06-26
申请人： 北欧半导体公司
发明人： 弗兰克·贝恩特森 , 奥拉·马尔维克 , 拉塞·奥尔森 , 乔尔·大卫·斯泰普尔顿
CPC分类号： G06F3/0622 , G06F3/064 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F12/1433 , G06F12/1441 , G06F12/1483 , G06F21/77 , G06F21/79 , G11C16/22
摘要： 一种集成电路装置(1)包括处理器(7)、用于储存可执行的程序代码的内存(13)、以及内存保护逻辑(9)。内存保护逻辑(9)被设定用以:决定用于内存(13)一被保护区域的读取保护旗标的状态；侦测处理器(7)的一内存读取需求；决定是否该读取需求是用于内存(13)的被保护区域的一地址；决定是否处理器(7)执行储存在内存(13)的被保护区域里的程序代码时发出该读取需求；以及假如用于被保护区域的读取需求旗标被设立，拒绝用于被保护区域的地址的读取需求，除非符合一或多个存取条件的至少一个，其中该存取条件之一是当执行储存在被保护区域的程序代码时，处理器(7)发出该读取需求。
-
公开(公告)号：CN107039057A
公开(公告)日：2017-08-11
申请号：CN201710035101.6
申请日：2017-01-17
申请人： 力旺电子股份有限公司
IPC分类号： G11C5/14
CPC分类号： G11C17/18 , G06F3/0619 , G06F3/064 , G06F3/0673 , G06F11/1076 , G06F12/1408 , G06F21/72 , G06F21/73 , G06F2212/1052 , G06F2212/402 , G11C5/063 , G11C7/10 , G11C7/22 , G11C7/24 , G11C16/0408 , G11C16/08 , G11C16/22 , G11C16/24 , G11C16/26 , G11C16/32 , G11C17/16 , G11C29/785 , H01L27/11206 , H03K3/356113 , H04L9/3278 , G11C5/147
摘要： 本发明公开了一种电源切换装置，包括第一位准移位电路、第一晶体管、第二晶体管、第二位准移位电路、第三晶体管、第四晶体管、第五晶体管及第六晶体管。第一晶体管耦接于第一位准移位电路。第二晶体管耦接于第二位准移位电路。第一晶体管用以产生输出电压。第五晶体管及第六晶体管组成电压选择器。第三晶体管及第四晶体管耦接于第二晶体管，用以控制电压选择器输出至第一位准移位电路及第二位准移位电路的驱动电压。电源切换装置中，输入至第一位准移位电路及第二位准移位电路的驱动电压在写入模式或是在读取模式下都能保持稳定。
-
公开(公告)号：CN106951184A
公开(公告)日：2017-07-14
申请号：CN201710114630.5
申请日：2017-02-28
申请人： 惠州华阳通用电子有限公司
发明人： 刘海肖
CPC分类号： G06F3/0655 , G06F9/4411 , G11C16/10 , G11C16/22 , G11C17/146 , G11C17/18 , H04L61/20
摘要： 本发明提供蓝牙地址生成方法，通过设置定时器，在系统没有蓝牙地址时，通过定时器产生中断读取系统时钟作为产生随机数的种子，从而产生随机数，再通过预设的算法得到蓝牙地址，减少了生产制造工序，可靠性高。
-
公开(公告)号：CN102467468B
公开(公告)日：2016-11-23
申请号：CN201110344661.2
申请日：2011-11-04
申请人： 三星电子株式会社
发明人： 洪希锡
CPC分类号： G06F12/0246 , G06F1/3275 , G06F2212/7203 , G06F2212/7207 , G11C16/22 , Y02D10/14 , Y02D50/20
摘要： 根据至少一个示例实施例的存储系统在该存储系统进入待机模式时，将元数据存储在高速缓存寄存器中。因此，在待机模式下存储系统可以减少功耗，并且/或者快速执行模式切换。
-
公开(公告)号：CN105788638A
公开(公告)日：2016-07-20
申请号：CN201610111663.X
申请日：2011-03-04
申请人： 瑞萨电子株式会社
IPC分类号： G11C16/22
CPC分类号： G11C16/22
摘要： 本发明涉及一种半导体器件。在内部寄存器(41)中保存用来控制闪存(11)的动作的值。电源切断检测用寄存器(47)在发生电源切断时所保持的值变化，并写入存储在特定的存储器单元(36)中的数据。然后，EX?OR电路(48)比较存储在特定的存储器单元(36)中的数据和电源切断检测用寄存器(47)的值来检测电源切断。在检测到电源切断时，再次设定内部寄存器(41)的值。由此，可以防止在发生电源切断时闪存(11)进行误动作。
-
公开(公告)号：CN105723462A
公开(公告)日：2016-06-29
申请号：CN201480061809.3
申请日：2014-11-07
申请人： 高通股份有限公司
CPC分类号： G06F3/0679 , G06F3/0616 , G06F3/064 , G06F12/0246 , G11C16/105 , G11C16/22 , G11C16/3418
摘要： 方法、系统和设备提供了刷新存储在NAND存储器设备上的数据镜像。诸方面包括将一系列静态数据分区中的每个分区顺序地复制到未存储在分区表中标识出的数据镜像分区的擦写部分中。该顺序复制在该擦写部分占用比最后一个静态数据分区的最后一个地址更高阶的地址时始于最后一个静态数据分区并顺序地前进至第一静态数据分区。替换地，该顺序复制在该擦写部分占用比第一静态数据分区的第一地址更低的地址时始于第一静态数据分区并顺序地前进至最后一个静态数据分区。可在每个静态数据分区被存储至该擦写部分时更新该分区表。此类操作实现了NAND设备中的数据的防故障擦写和刷新。
-
公开(公告)号：CN105009217A
公开(公告)日：2015-10-28
申请号：CN201480011730.X
申请日：2014-02-18
申请人： 英赛瑟库尔公司
发明人： S·布兹克里阿拉米
IPC分类号： G11C7/24 , G11C8/20 , G11C11/4078 , G11C16/22
CPC分类号： G11C29/50 , G11C7/00 , G11C7/24 , G11C8/20 , G11C11/4078 , G11C16/22 , G11C29/08 , G11C2029/5004
摘要： 本发明涉及包括存储器单元耦接到其上的至少一个线(WLm)的存储器。控制电路被配置成在至少一个存储器单元的操作执行结束时发射操作结束信号(OPm)，并且被耦接到存储器线(WLm)的假信号检测电路(DC1)被配置成在不存在操作结束信号的情况下，当电压信号(Csm)幅值的下降沿出现在存储器线上时提供假信号检测信号。
-
公开(公告)号：CN102308338B
公开(公告)日：2015-08-05
申请号：CN201080007103.0
申请日：2010-02-05
申请人： 赛鼎矽公司
发明人： 沃德克·库尔贾诺韦茨
摘要： 通过将一个数据位存储在至少两个OTP存储单元中以用于提高OTP存储器的可靠性的方法和系统，特别是提高反熔丝存储器的可靠性。因此通过在每位多单元模式中同时读取至少两个OTP存储单元，读出每一个数据位。通过将一个数据位存储在至少两个OTP存储单元中，因为其他的单元提供了固有的冗余，所以对有缺陷的单元或弱的可编程单元进行补偿。在每位多单元模式中读出数据的正常运行之前，通过一次编程一个数据位和校验在单端读取模式中所有的已编程位，确保了编程的可靠性。通过用于反熔丝存储器的新的程序/校验算法，以高速和最小功率损耗来实现编程和校验。除了提高可靠性之外，相对于每位单个单元的存储器，提高了读取容限和读取速度。
-
-
-
-
-
-
-
-
-
搜索结果
261 条记录 (耗时 0.018 秒)
