-
公开(公告)号：CN105378676B
公开(公告)日：2019-06-21
申请号：CN201480036757.4
申请日：2014-06-23
申请人： 微软技术许可有限责任公司
CPC分类号： G06F11/1666 , G06F11/1096 , G06F11/1662 , G06F11/2058 , G06F11/2094
摘要： “纠删码”是对多个不同数据集的编码。数据的冗余副本以这样的纠删码来维护，由此仅使用未经编码的副本的存储容量的一小部分。纠删码使用XOR函数以最小处理资源高效地生成。另外，纠删码从本地数据生成，由此避免了对网络资源的消耗。维护数据集的至少一个未经编码的副本，同时其余、冗余的副本被编码成纠删码。对数据的请求从未经编码的副本中提供。假如未经编码的副本发生故障，可由另一个计算设备生成新的未经编码的副本，该计算设备能够访问纠删码以及也被压入该纠删码的其它数据的未经编码的副本两者。通过递归地应用对编码数据的这一解码，可从多个故障中幸存。
-
公开(公告)号：CN108735268A
公开(公告)日：2018-11-02
申请号：CN201710255450.9
申请日：2017-04-19
申请人： 恩智浦美国有限公司
IPC分类号： G11C29/44
CPC分类号： G06F11/2094 , G06F11/0793 , G06F11/1064 , G06F11/1666 , G06F11/18 , G06F11/181 , G06F2201/805 , G06F2201/82 , G11C29/44 , G11C29/4401 , G11C29/76 , G11C29/789 , G11C29/808 , G11C29/846 , G11C2029/0403 , G11C2029/1208 , G11C2029/4402
摘要： 本公开涉及非易失性存储器修复电路。一种集成电路包含片上闪存存储器、EEPROM、高速缓冲存储器和修复控制器。当在闪存存储器中检测到缺陷地址时，将要存储于缺陷地址的已排入数据(data slotted)由修复控制器存储于EEPROM中。高速缓冲存储器包括内容可寻址存储器(CAM)，CAM检查读地址与带缺陷的存储器地址，并且如果存在匹配，则存储于EEPROM中的数据被移至高速缓冲，使得它能够代替存储于闪存存储器的有缺陷位置的数据而被输出。存储器修复系统不需要任何熔丝，闪存也不需要包含冗余的行或列。此外，缺陷地址还能够被即时检测并修复。
-
公开(公告)号：CN103514108B
公开(公告)日：2018-03-27
申请号：CN201310224937.2
申请日：2013-06-07
申请人： 安华高科技通用IP(新加坡)公司
发明人： 萨玛尼西·山姆塔 , 苏杰·必斯瓦思 , 霍瑞亚·西米欧尼斯克
IPC分类号： G06F12/0866
CPC分类号： G06F11/1666 , G06F11/2089 , G06F11/2097
摘要： 智能主动‑主动式高可用性DAS系统。高可用性DAS系统采用固态缓存以在DAS集群中提供主动‑主动性能，同时保留了主动‑被动或双主动系统的简单实现。集群中的每个节点可能包括一个在主动‑主动模式下存储热I/O的固态缓存，只有当“热区”的访问入口冷却或高速缓存缺失的情况下，允许数据被读取或写入到底层的双主动或主动/被动DAS RAID系统。热I/O数据包括动态累计的热读取数据，不管永久存储热读取数据的驱动器的控制权。热I/O数据还包括热写数据，其镜像整个固态高速缓冲存储器以避免潜在的废写数据冲突并在服务器出现故障的情况下提供高可用性。
-
公开(公告)号：CN107818811A
公开(公告)日：2018-03-20
申请号：CN201710821332.X
申请日：2017-09-13
申请人： 三星电子株式会社
CPC分类号： G11C29/702 , G11C5/025 , G11C7/1012 , G11C29/26 , G11C29/76 , G11C29/838 , G06F11/1666
摘要： 一种存储器器件，包括：包括布置在包括正常列和用于修复所述正常列的冗余列的多个列中的多个存储器单元的存储器单元阵列，包括正常外围逻辑电路和用于修复所述正常外围逻辑电路的冗余外围逻辑电路的多个外围逻辑电路，以及被配置为基于所述多个列中的至少一个的缺陷或所述多个外围逻辑电路中的至少一个的缺陷中的至少一个缺陷，在所述多个列和所述多个外围逻辑电路之间形成第一路径的第一路径选择逻辑。
-
公开(公告)号：CN105359109B
公开(公告)日：2017-09-29
申请号：CN201480038708.4
申请日：2014-07-10
申请人： 国际商业机器公司
IPC分类号： G06F11/16
CPC分类号： G06F11/2094 , G06F11/1658 , G06F11/1666 , G06F11/2035 , G06F11/2048 , G06F11/2082
摘要： 在一个实施例中，在主服务器处执行分区，其中分区访问在主服务器的第一存储器块地址处的第一存储器位置。如果在次服务器的第一对应存储器位置具有错误，其中在次服务器处的第一对应存储器位置对应于在主服务器处的第一存储器位置，则从在主服务器处的第一存储器位置向在主服务器处的第二存储器位置移动对象。
-
公开(公告)号：CN107025177A
公开(公告)日：2017-08-08
申请号：CN201610596296.7
申请日：2016-07-26
申请人： 爱思开海力士有限公司
发明人： 崔海起
IPC分类号： G06F12/02
CPC分类号： G06F12/0607 , G06F3/0604 , G06F3/0659 , G06F3/0679 , G06F11/1666 , G06F12/02 , G06F12/0246 , G06F2212/1016 , G06F2212/65 , G06F2212/7201 , G06F2212/7208 , G06F12/0292
摘要： 本发明涉及一种支持交叉存取操作的存储器系统，其包括：多个存储器装置；以及控制器，其适于在被输入以在多个存储器装置中执行读取和写入操作的多个逻辑地址组中，检测具有彼此相关的值的第一逻辑地址组是否被输入，并且适于当对应于第一逻辑地址组的逻辑地址的数据的物理存储位置是使用交叉存取方式不可存取的时，将数据的物理存储位置调整为是使用交叉存取方式可存取的位置并将数据存储在调整后的位置中。
-
公开(公告)号：CN106484571A
公开(公告)日：2017-03-08
申请号：CN201510922945.3
申请日：2015-12-14
申请人： 株式会社东芝
发明人： 木下忠明
IPC分类号： G06F11/20
CPC分类号： G06F11/1666 , G06F11/1441 , G06F11/2015 , G06F11/2069 , G06F2201/805 , G06F11/2089 , G06F11/2094
摘要： 本发明的实施方式提供能够将易失性存储器的状态还原为对主机系统有用的状态的存储装置以及存储控制方法。实施方式的存储装置响应于电源切断的事件，将易失性存储器的数据保存到第一非易失性存储器中。在电源恢复后，存储装置基于表示由主机系统执行的多个程序的标识符与由所述多个程序使用的所述易失性存储器的多个区域各自的地址信息的对应关系的管理信息、和从主机系统接收的第一程序的标识符，对保存由所述第一程序在电源切断前所使用的所述易失性存储器的区域的数据的所述第一非易失性存储器的区域进行识别，将存储在所述识别出的所述易失性存储器的区域中的数据还原到所述易失性存储器的所述第一区域。
-
公开(公告)号：CN105706061A
公开(公告)日：2016-06-22
申请号：CN201480060820.8
申请日：2014-10-27
申请人： 微软技术许可有限责任公司
IPC分类号： G06F11/14
CPC分类号： G06F11/0793 , G06F11/0727 , G06F11/0751 , G06F11/079 , G06F11/1441 , G06F11/1469 , G06F11/1471 , G06F11/1474 , G06F11/1666 , G06F2201/84
摘要： 描述了在包括易失性存储器(它因崩溃而丢失了内容)、中间非易失性存储器、以及非易失性存储的计算系统的上下文中的计算系统的崩溃恢复，其中中间非易失性存储器(与该易失性存储器一起)构成计算系统的活跃存储器。恢复通过标识在崩溃时处于易失性存储器中的页来进行。对于这些页中的每一个页，恢复确定将页从中间非易失性存储器还是存储中恢复到易失性存储器中，并且随后执行恢复。在其中中间非易失性存储器的存取速度可比存储的存取速度快得多、并且大部分页是从中间非易失性存储器中恢复的实施例中，恢复时间可被缩短。
-
公开(公告)号：CN105653405A
公开(公告)日：2016-06-08
申请号：CN201511031285.6
申请日：2015-12-31
申请人： 北京锐安科技有限公司
发明人： 王永飞
IPC分类号： G06F11/16
CPC分类号： G06F11/1662 , G06F11/1666
摘要： 本发明公开了一种通用引导程序的故障处理方法及系统，其中，方法包括：处理器通过片选信号切换单元启动主用存储器，作为目标存储器；若主用存储器中的通用引导程序运行正常，则所述处理器向所述片选信号切换单元发送准备就绪信号，所述准备就绪信号表示所述目标存储器中的通用引导程序运行正常；若所述片选信号切换单元在预设时间内未接收到所述准备就绪信号，则将目标存储器切换片选到备用存储器；所述处理器检测到启动的目标存储器为备用存储器时，将备用存储器中的通用引导程序拷贝到所述主用存储器中，以修复所述主用存储器中的通用引导程序。本发明解决了现有技术中主U-boot损坏时，无法启动备用U-boot的问题，保证了系统启动的稳定性。
-
公开(公告)号：CN105550075A
公开(公告)日：2016-05-04
申请号：CN201510911785.2
申请日：2015-12-11
申请人： 浪潮电子信息产业股份有限公司
IPC分类号： G06F11/16
CPC分类号： G06F11/1666
摘要： 本发明提供一种实现内存设备冗余的方法，Memory controller将内存分别连接到相邻的2个CPU上，保证内存到两个CPU的路径都是可连通的，当其中一个CPU出现offline或其他错误时，内存自带切换到功能正常的CPU上。本发明的一种实现内存设备冗余的方法和现有技术相比，可提高多处理器服务器的可靠性、容错性，确保在服务器系统中某一个CPU出现offline或者出现错误时，系统自动将出错CPU下对应的内存切换到其他工作正常的CPU下，保证内存可以正常工作。还可以实现服务器系统在某个CPU出现故障时，将内存切换到其他CPU上，可以在不用关闭系统的情况下，保证故障CPU下的内存可以正常工作，以提高整个系统稳定性，而且本发明还具有设计合理、结构简单、使用方便等特点。
-
-
-
-
-
-
-
-
-
搜索结果
237 条记录 (耗时 0.024 秒)
