-
公开(公告)号：CN117457815A
公开(公告)日：2024-01-26
申请号：CN202311625676.5
申请日：2023-11-30
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L33/00 , H01L33/14 , H01L33/20 , H01L21/033
摘要： 本发明提供一种LED制备方法及LED芯片，该方法包括：提供一沉积好外延层的半成品芯片；在所述外延层上沉积一硬掩膜层，所述硬掩膜层的致密性由靠近所述外延层一侧向另一侧逐渐增大；对所述硬掩膜层的中部位置进行刻蚀，以在所述硬掩膜层上刻蚀出暴露所述外延层的梯形区域；对刻蚀后的所述半成品芯片的表面进行电流阻挡层的沉积，所述电流阻挡层的厚度小于所述硬掩膜层的厚度；蚀刻掉所述电流阻挡层下的硬掩膜层后对所述半成品芯片进行清洗，得到只保留有所述梯形区域内的电流阻挡层的LED芯片。本发明解决了现有技术中在制备LED芯片时，电流阻挡层容易形成锯齿状，导致芯片质量差的问题。
-
公开(公告)号：CN116995151A
公开(公告)日：2023-11-03
申请号：CN202310846478.5
申请日：2023-07-11
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种LED芯片制备方法，所述方法包括：提供一制作好外延层的半成品LED芯片；在所述半成品LED芯片表面上进行负性光刻胶涂布，并分别使用布有N型电极图形和P型电极图形的光刻版进行曝光后显影；分别在所述半成品LED芯片表面上的待制作电极的对应区域至少进行对应接触金属层的蒸镀后去胶，得到N型电极和P型电极。本发明解决了现有技术中的LED芯片由于欧姆接触不佳而导致芯片电压高的问题。
-
公开(公告)号：CN114583025A
公开(公告)日：2022-06-03
申请号：CN202210199465.9
申请日：2022-03-01
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种多面式侧壁LED芯片及其制备方法，包括：提供一衬底，在衬底上形成LED外延，在LED外延上沉积不同致密性的材料作为掩膜；通过ISO光刻形成具有ISO图形的光刻胶层，以光刻胶层为遮挡对掩膜进行刻蚀；去除光刻胶层，以掩膜为遮挡对LED外延进行ICP刻蚀，直至刻蚀至衬底，形成侧壁具有多个斜面的隔离沟槽。本发明中的一种多面式侧壁LED芯片及其制备方法，通过改变隔离槽侧壁的形貌，使侧壁出光面积增加，芯片内部光线到侧壁的入射角发生改变，使得更多的光线可以取出，提升了芯片亮度。
-
公开(公告)号：CN113571609A
公开(公告)日：2021-10-29
申请号：CN202110825690.4
申请日：2021-07-21
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L33/00 , H01L21/033
摘要： 本发明提供了高压LED芯片双ISO工艺，步骤包括：步骤一：在一长有外延层的基板上涂布第一光刻胶，利用第一光罩版进行曝光，然后显影、坚膜；步骤二：在所述步骤一基础上涂布第二光刻胶，利用第二光罩版进行曝光，然后显影、烘烤；步骤三：在所述步骤二基础上进行ICP刻蚀；步骤四：去除光刻胶。本发明提供的高压LED芯片双ISO工艺为连续两次光刻，一次ICP刻蚀，相比于现有工艺，减少了一道ICP刻蚀工序，降低双ISO工艺的成本，提高了生产效率。
-
公开(公告)号：CN117936662A
公开(公告)日：2024-04-26
申请号：CN202410116386.6
申请日：2024-01-29
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种LED芯片及其制备方法，该方法包括提供一半成品LED芯片，半成品LED芯片包括PSS基板，以及依次沉积在PSS基板上的氮化镓外延叠层和电流阻挡层；在氮化镓外延叠层和电流阻挡层上制作TCL膜层，并通过光刻技术形成MESA/TCL光刻图形；通过一次刻蚀，将TCL选择性蚀刻，再通过二次刻蚀，以使氮化镓外延叠层暴露出N型半导体层；制备P/N电极，用于分别与氮化镓外延叠层的P型半导体层和N型半导体层电性连接；制备保护层，漏出部分电极用以封装焊线，其余部分全部包覆，具体的，将MESA与TCL两道工序的光刻合为一道，可以更好地控制二者的距离，大大增加了发光面积，有效提高芯片光效。
-
公开(公告)号：CN117219707A
公开(公告)日：2023-12-12
申请号：CN202310988189.9
申请日：2023-08-08
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种LED芯片制作方法，所述方法包括：提供一制作好透明导电层的半成品LED芯片；在所述透明导电层表面上生成加固层，后进行退火以使所述加固层在所述透明导电层表面上球化；在球化后的所述加固层依次生成黏附金属层、反射金属层、过渡层以及焊线层。本发明解决了现有技术中的芯片通过增加与透明导电层粘附的粘附层的厚度避免出现撕金现象而导致LED芯片亮度下降的问题。
-
公开(公告)号：CN117153975A
公开(公告)日：2023-12-01
申请号：CN202311218603.4
申请日：2023-09-21
申请人： 江西兆驰半导体有限公司
摘要： 本发明公开了一种提升ESD良率的LED芯片及其制备方法，涉及半导体器件技术领域，LED芯片包括衬底以及外延层，该外延层包括依次层叠于衬底上的缓冲层、N型半导体层、量子阱层与P型半导体层；其中，N型半导体层之上的至少部分经刻蚀形成Mesa台阶，在Mesa台阶区域，N型半导体层上设有N型电流阻挡层，以及与N型半导体层电性连接的N型电极层，N型电极层包括N型焊盘层以及N型电流扩散部；LED芯片还包括绝缘层，绝缘层覆盖N型电流扩散部及其所处的N型区域。本发明旨在提升LED芯片的ESD良率，从而解决现有技术中LED芯片因透明导电层边缘易出现ESD爆点导致LED芯片的ESD良率较低的技术问题。
-
公开(公告)号：CN114709308A
公开(公告)日：2022-07-05
申请号：CN202210326616.2
申请日：2022-03-30
申请人： 江西兆驰半导体有限公司
摘要： 本发明公开了一种高光效LED芯片及制备方法，该芯片包括衬底和外延层，还包括设于P型半导体层上的电流阻挡层、设于电流阻挡层上的透明导电层、设于透明导电层上的第一金属阻挡层及设于所述N型半导体层上的第二金属阻挡层、设于透明导电层上的第一绝缘层、设于第一绝缘层上的高反射金属层以及设于高反射金属层上的第二绝缘层，高反射金属层与金属阻挡层保持绝缘；其中，第二绝缘层上设有P型导电电极与N型导电电极，P型导电电极通过预设的第一导电通孔与第一金属阻挡层接触进而与P型半导体层连接，N型导电电极通过预设的第二导电通孔与第二金属阻挡层接触进而与N型半导体层连接。本发明旨在改善制作工艺，保证LED芯片的生产良率。
-
公开(公告)号：CN114188455A
公开(公告)日：2022-03-15
申请号：CN202111528404.4
申请日：2021-12-15
申请人： 江西兆驰半导体有限公司
摘要： 本发明公开一种倒装mini发光二极管芯片的制备方法，通过将绑定键合层直接与导电台阶、电流扩展层电性连接，中间不设置传统的PAD导电层，绑定键合层，既可以起到键合作用，又可起到导电作用，就可以取消传统的PAD导电层，由传统的两层金属导电导热缩减为单层金属导电导热，降低了电流传导过程中的线阻，提升了芯片的发光效率，增大了芯片的热扩散能力，提高了芯片的可靠性，同时减少了工艺步骤，大幅缩减了原物料及人力成本。
-
公开(公告)号：CN114709298B
公开(公告)日：2024-09-27
申请号：CN202210210774.1
申请日：2022-03-03
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种高光效结构的LED芯片及其制备方法，包括提供一外延层，在外延层上沉积绝缘层并制作电子阻挡层图形；在外延层及电子阻挡层上沉积透明导电层；在透明导电层上制作MESA掩膜图形，以MESA掩膜图形对透明导电层进行湿法刻蚀，得到透明导电层图形，再以MESA掩膜图形对外延层进行干法刻蚀，直至刻蚀露出N型半导体，得到第二通孔；依次在透明导电层及第二通孔上制作第一绝缘层、高反射电极层、第二绝缘层和P/N电极。本发明中的高光效结构的LED芯片及其制备方法，通过在外延层上开孔式制作第二通孔，避免了在N焊盘底下制作MESA区域，减少了外延层的牺牲，并由N电极与N型半导体区域进行电性连接，提升了芯片光效。
-
-
-
-
-
-
-
-
-
搜索结果
30 条记录 (耗时 0.038 秒)
