一种考虑统计全局信息的多目标演化生成对抗网络

    公开(公告)号:CN116562343A

    公开(公告)日:2023-08-08

    申请号:CN202211569928.2

    申请日:2022-12-08

    IPC分类号: G06N3/0475 G06N3/092

    摘要: 本发明公开了一种考虑统计全局信息的多目标演化生成对抗网络,在多目标演化算法与生成对抗网络结合的基础上,构建浅层的神经网络统计非局部性的信息,将自注意力机制模块从通道域方面进行修改,把修改之后的自注意力机制模块加入到生成器的第三层和第四层卷积网络之间;对鉴别器进行进一步的约束,将谱归一化加入到鉴别器的每一层神经网络中代替传统的批归一化;将余弦退火算法替代传统的学习率更新策略,在每次对生成器进行更新后都要根据生成样本的质量和多样性两个目标在生成器的种群中来选出最优解,以进行下一步的迭代更新,需要修改原有的拥挤度比较算子,使其同时考虑不同维度的影响,得到最优解。

    一种针对图像分类神经网络分类器决策空间的优化方法

    公开(公告)号:CN117372747A

    公开(公告)日:2024-01-09

    申请号:CN202311237840.5

    申请日:2023-09-25

    IPC分类号: G06V10/764 G06N3/048 G06N3/08

    摘要: 本发明属于计算机视觉领域,公开提供了一种针对图像分类神经网络分类器决策空间的优化方法。针对图像分类神经网络分类器决策空间的优化方法包括:分类器内设置正弦激活函数ASIN,分类器权重矩阵等角投影;分类器内设置正弦激活函数ASIN对输入分类器的特征进行中心对称的非线性激活,分类器权重矩阵等角投影使得分类器权重矩阵的列向量两两之间夹角相等,且最大化;分类器内设置正弦激活函数ASIN可以让决策空间的特征分布关于原点中心对称分布,分类器权重矩阵等角投影使得类间距离最大化,提升网络分类性能,同时促进权重矩阵等角紧框架形成,加快网络收敛速度。

    一种多模式数字像素结构与逻辑控制方法

    公开(公告)号:CN114189636A

    公开(公告)日:2022-03-15

    申请号:CN202111497481.8

    申请日:2021-12-09

    摘要: 一种多模式数字像素结构与逻辑控制方法,多模式数字像素结构集成了包括高增益运放、逻辑开关管、积分电容和多用电容的多模式CTIA像素单元和包括比较器、逻辑模块和静态存储器的兼容多模式的像素级模数转换结构。模拟像素通过多用电容的连接方式,实现多模式CTIA像素功能,模拟输出与比较器同相端连接,与斜波信号VRAMP进行比较,输出COMP_OUT经过逻辑结构控制静态存储器的写使能端。利用脉冲宽度调制方式,将全局计数器的数据控制写入静态存储器。通过选择器与逻辑信号H_CTRL和L_CTRL,实现可兼容多模式的像素级模数转换结构。本发明实现数字像素的多模式工作与转换,并保证转换数据的完整性。

    一种多模式数字像素结构与逻辑控制方法

    公开(公告)号:CN114189636B

    公开(公告)日:2024-03-05

    申请号:CN202111497481.8

    申请日:2021-12-09

    摘要: 一种多模式数字像素结构与逻辑控制方法,多模式数字像素结构集成了包括高增益运放、逻辑开关管、积分电容和多用电容的多模式CTIA像素单元和包括比较器、逻辑模块和静态存储器的兼容多模式的像素级模数转换结构。模拟像素通过多用电容的连接方式,实现多模式CTIA像素功能,模拟输出与比较器同相端连接,与斜波信号VRAMP进行比较,输出COMP_OUT经过逻辑结构控制静态存储器的写使能端。利用脉冲宽度调制方式,将全局计数器的数据控制写入静态存储器。通过选择器与逻辑信号H_CTRL和L_CTRL,实现可兼容多模式的像素级模数转换结构。本发明实现数字像素的多模式工作与转换,并保证转换数据的完整性。