-
公开(公告)号：CN107925402A
公开(公告)日：2018-04-17
申请号：CN201680045939.7
申请日：2016-07-18
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特 , 罗纳德·A·萨特斯奇夫 , 布雷德利·A·菲利普斯
IPC分类号： H03K5/1252 , H03K5/12 , H03K5/135
CPC分类号： H03K5/14 , G06F1/10 , H03K3/012 , H03K3/0375 , H03K3/356
摘要： 示例性电路包括：第一采样电路，所述第一采样电路被配置成基于第一时钟信号来操作，接收数据以及对所述数据进行采样，其中所述第一时钟信号被校准以补偿所述数据的上升沿中的第一定时误差；第二采样电路，所述第二采样电路被配置成基于第二时钟信号来操作，接收所述数据以及对所述数据进行采样，其中所述第二第一时钟信号被校准以补偿所述数据的下降沿中的第二定时误差；以及第三采样电路，所述第三采样电路用于接收所述数据和第三时钟信号，基于所述第三时钟信号来对所述数据进行采样以产生采样数据，以及基于所述采样数据来控制所述电路的输出为所述第一采样电路的输出或所述第二采样电路的输出。
-
公开(公告)号：CN104204822B
公开(公告)日：2017-05-03
申请号：CN201380017389.4
申请日：2013-03-05
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特 , 罗纳德·A·萨特斯奇夫 , 格雷戈里·A·卡纳尔
IPC分类号： G05F1/00
CPC分类号： H01L22/34 , G01R31/3191 , G01R31/31922 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供了用于测量在电路路径中的传播延迟的电路。所述电路包括可用所述电路路径连接成环路的单触发边缘触发元件。穿过所述电路路径传播的边缘信号触发所述单触发元件以输出脉冲。所述脉冲围绕所述环路传播，再次触发所述单触发元件以产生脉冲，从而形成一系列重复的脉冲。这些脉冲之间的所述周期受到穿过所述环路的边缘的传播时间影响，使得其中所述电路路径连接成和未连接成所述环路的所述周期中的差异指示所述电路路径中的传播延迟。这种电路可被配置为独立地测量，因此校准与上升边缘和下降边缘相关的传播延迟。单独地均衡上升边缘和下降边缘的传播延迟的校准可增加自动测试系统的所述时序准确性。
-
公开(公告)号：CN111034049B
公开(公告)日：2024-04-19
申请号：CN201880053219.4
申请日：2018-08-14
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特
IPC分类号： H03K19/003 , H03K3/037
摘要： 用于调节信号中的上升‑下降偏移的示例电路包括：锁存器，该锁存器包括第一锁存器输入、第二锁存器输入和锁存器输出，第一锁存器输入和第二锁存器输入中的每一个响应于信号版本的上升沿，以在锁存器输出处提供预定的逻辑电平；第一延迟电路，该第一延迟电路可控制以配置第一延迟，第一延迟电路电连接到第一锁存器输入，并且用于调节信号的第一版本中的偏移的上升部分；和第二延迟电路，该第二延迟电路可控制以配置第二延迟，第二延迟电路电连接到第二锁存输入，并且用于调节信号的第二版本中的偏移的下降部分。
-
公开(公告)号：CN105874341B
公开(公告)日：2019-07-12
申请号：CN201480063240.4
申请日：2014-11-19
申请人： 泰拉丁公司
发明人： 霍华德·林 , 科宾·L·钱皮恩 , 扬·保罗·安东尼·范德瓦特 , 罗纳德·A·萨特斯奇夫
摘要： 本发明提供了一种自动化测试系统，半导体受测装置(DUT)可由所述自动化测试系统测试，所述自动化测试系统处理对每个测试器周期的边缘数量予以指定的测试程序，所述边缘数量可大于测试器能够生成的边缘的数量。所述测试系统可包括电路，所述电路基于数据来减少测试程序的每个周期中的边缘数量，所述数据指定所述测试器在该周期和/或前一个周期中的操作。此类减少通过减少每个通道的时序游标总数来简化实施边缘发生器所需的电路。但仍保持了对所述测试系统编程的灵活性。
-
公开(公告)号：CN110998342A
公开(公告)日：2020-04-10
申请号：CN201880053280.9
申请日：2018-08-14
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特 , 布雷德利·A·菲利普斯
IPC分类号： G01R31/317
摘要： 一种针对电路路径执行的示例性方法，所述示例性方法包括：接收所述电路路径中的信号；以及基于由在所述电路路径中串联电连接的电路产生的偏斜来控制所述电路路径中的所述信号的状态。通过反相或不反相所述电路路径中的所述信号来控制所述状态，使得至少部分地抵消由所述电路路径中的不同电路产生的偏斜。
-
公开(公告)号：CN111034049A
公开(公告)日：2020-04-17
申请号：CN201880053219.4
申请日：2018-08-14
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特
IPC分类号： H03K19/003 , H03K3/037
摘要： 用于调节信号中的上升-下降偏移的示例电路包括：锁存器，该锁存器包括第一锁存器输入、第二锁存器输入和锁存器输出，第一锁存器输入和第二锁存器输入中的每一个响应于信号版本的上升沿，以在锁存器输出处提供预定的逻辑电平；第一延迟电路，该第一延迟电路可控制以配置第一延迟，第一延迟电路电连接到第一锁存器输入，并且用于调节信号的第一版本中的偏移的上升部分；和第二延迟电路，该第二延迟电路可控制以配置第二延迟，第二延迟电路电连接到第二锁存输入，并且用于调节信号的第二版本中的偏移的下降部分。
-
公开(公告)号：CN106575960A
公开(公告)日：2017-04-19
申请号：CN201580042812.5
申请日：2015-08-20
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特
IPC分类号： H03K3/033
CPC分类号： G01R31/318392 , G01R31/31917 , H03K3/033 , H03K5/04 , H03K2005/00013
摘要： 本发明提供了一种示例性单触发电路，所述示例性单触发电路包括：含有置位/复位(SR)锁存器以响应于输入信号上升沿产生具有受控持续时间的输出脉冲的电路，其中所述SR锁存器包括第一电路输入和第二电路输入；电路通道，所述电路通道用于向所述第一电路输入提供信号；以及连接至所述电路通道并且连接至所述第二电路输入的延迟元件。
-
公开(公告)号：CN105874341A
公开(公告)日：2016-08-17
申请号：CN201480063240.4
申请日：2014-11-19
申请人： 泰拉丁公司
发明人： 霍华德·林 , 科宾·L·钱皮恩 , 扬·保罗·安东尼·范德瓦特 , 罗纳德·A·萨特斯奇夫
摘要： 本发明提供了一种自动化测试系统，半导体受测装置(DUT)可由所述自动化测试系统测试，所述自动化测试系统处理对每个测试器周期的边缘数量予以指定的测试程序，所述边缘数量可大于测试器能够生成的边缘的数量。所述测试系统可包括电路，所述电路基于数据来减少测试程序的每个周期中的边缘数量，所述数据指定所述测试器在该周期和/或前一个周期中的操作。此类减少通过减少每个通道的时序游标总数来简化实施边缘发生器所需的电路。但仍保持了对所述测试系统编程的灵活性。
-
公开(公告)号：CN110998342B
公开(公告)日：2022-12-09
申请号：CN201880053280.9
申请日：2018-08-14
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特 , 布雷德利·A·菲利普斯
IPC分类号： G01R31/317
摘要： 一种针对电路路径执行的示例性方法，所述示例性方法包括：接收所述电路路径中的信号；以及基于由在所述电路路径中串联电连接的电路产生的偏斜来控制所述电路路径中的所述信号的状态。通过反相或不反相所述电路路径中的所述信号来控制所述状态，使得至少部分地抵消由所述电路路径中的不同电路产生的偏斜。
-
公开(公告)号：CN107925402B
公开(公告)日：2021-09-07
申请号：CN201680045939.7
申请日：2016-07-18
申请人： 泰拉丁公司
发明人： 扬·保罗·安东尼·范德瓦特 , 罗纳德·A·萨特斯奇夫 , 布雷德利·A·菲利普斯
IPC分类号： H03K5/1252 , H03K5/12 , H03K5/135
摘要： 示例性电路包括：第一采样电路，所述第一采样电路被配置成基于第一时钟信号来操作，接收数据以及对所述数据进行采样，其中所述第一时钟信号被校准以补偿所述数据的上升沿中的第一定时误差；第二采样电路，所述第二采样电路被配置成基于第二时钟信号来操作，接收所述数据以及对所述数据进行采样，其中所述第二第一时钟信号被校准以补偿所述数据的下降沿中的第二定时误差；以及第三采样电路，所述第三采样电路用于接收所述数据和第三时钟信号，基于所述第三时钟信号来对所述数据进行采样以产生采样数据，以及基于所述采样数据来控制所述电路的输出为所述第一采样电路的输出或所述第二采样电路的输出。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.02 秒)
