-
公开(公告)号：CN110335323A
公开(公告)日：2019-10-15
申请号：CN201910551465.9
申请日：2019-06-24
Applicant: 浙江大学
Abstract: 本发明公开了一种现场可编程逻辑门阵列器件的比特流图像化方法，包括图像化与自动标注；图像化：1.1)、对无关信息的去除：将数据锁定在FPGA可编程逻辑的逻辑部分中的CLB部分，其余信息在比特流图像化过程中舍去不予考虑；1.2)、采用对单个CLB进行图像恢复，并按照Device图中的二维阵列排列行数对这些单个CLB恢复图进行拼接，形成整幅比特流恢复图；自动标注：指定实现过程所利用的资源区域范围以及比特流输出文件名。本发明提供了一种全新的结合FPGA逻辑资源二维物理分布，将比特流中用于描述可配置资源的信息转化为映射关系较强的二维图像的算法，并实现模块功能的自动标注。
-
Patent Agency Ranking
公开(公告)号：CN104579574B
公开(公告)日：2017-11-24
申请号：CN201510033143.7
申请日：2015-01-22
Applicant: 浙江大学
IPC: H04L1/00
Abstract: 本发明公开了一种应用于高速背板芯片间电互连系统的网格编码调制方法，该方法涉及应用于高速背板芯片间电互连系统的网格编码调制技术，该方法通过信道编码和信号调制的协同设计，可以在既不增加信道频带宽度，也不降低有效信息传输速率的情况下获得编码增益，提高芯片间串行单链路的性能。该系统发送端包括数据并转串、网格编码调制、前向反馈均衡器，其中网格编码调制采取卷积编码和四电平脉冲幅度调制相结合的手段；接收端包括连续时间线性均衡器、判决反馈均衡器、时钟数据恢复、软判决维特比译码、数据串转并，其中判决反馈均衡器滤波器的系数更新基于软判决维特比译码后的纠错信号。
-
公开(公告)号：CN104660227A
公开(公告)日：2015-05-27
申请号：CN201510100171.6
申请日：2015-03-07
Applicant: 浙江大学
IPC: H03K7/02
Abstract: 本发明公开了一种适用于多电平脉冲幅度调制的自适应连续时间线性均衡器，包括连续时间线性均衡器等；连续时间线性均衡器接收来自于信道的受干扰信号Vin，并根据控制信号Vctrl的电压大小控制其高频增益对输出的信号进行高频补偿，之后输出信号Veq；多电平接收器接收输出信号Veq，并经过判决及译码后输出两比特的数字信号MSB与LSB；参考电平发生器利用两比特数字信号MSB与LSB再生标准参考信号Vref；反馈信号发生器通过对输出信号Veq和输出信号Vref进行大小比对后输出反馈信号Vfb；积分型电荷泵对反馈信号Vfb进行积分后获得控制信号Vctrl。
-
公开(公告)号：CN110335323B
公开(公告)日：2021-04-20
申请号：CN201910551465.9
申请日：2019-06-24
Applicant: 浙江大学
Abstract: 本发明公开了一种现场可编程逻辑门阵列器件的比特流图像化方法，包括图像化与自动标注；图像化：1.1)、对无关信息的去除：将数据锁定在FPGA可编程逻辑的逻辑部分中的CLB部分，其余信息在比特流图像化过程中舍去不予考虑；1.2)、采用对单个CLB进行图像恢复，并按照Device图中的二维阵列排列行数对这些单个CLB恢复图进行拼接，形成整幅比特流恢复图；自动标注：指定实现过程所利用的资源区域范围以及比特流输出文件名。本发明提供了一种全新的结合FPGA逻辑资源二维物理分布，将比特流中用于描述可配置资源的信息转化为映射关系较强的二维图像的算法，并实现模块功能的自动标注。
-
公开(公告)号：CN104660227B
公开(公告)日：2017-04-19
申请号：CN201510100171.6
申请日：2015-03-07
Applicant: 浙江大学
IPC: H03K7/02
Abstract: 本发明公开了一种适用于多电平脉冲幅度调制的自适应连续时间线性均衡器，包括连续时间线性均衡器等；连续时间线性均衡器接收来自于信道的受干扰信号Vin，并根据控制信号Vctrl的电压大小控制其高频增益对输出的信号进行高频补偿，之后输出输出信号Veq；多电平接收器接收输出信号Veq，并经过判决及译码后输出两比特的数字信号MSB与LSB；参考电平发生器利用两比特数字信号MSB与LSB再生标准参考信号Vref；反馈信号发生器通过对输出信号Veq和输出信号Vref进行大小比对后输出反馈信号Vfb；积分型电荷泵对反馈信号Vfb进行积分后获得控制信号Vctrl。
-
公开(公告)号：CN104579574A
公开(公告)日：2015-04-29
申请号：CN201510033143.7
申请日：2015-01-22
Applicant: 浙江大学
IPC: H04L1/00
Abstract: 本发明公开了一种应用于高速背板芯片间电互连系统的网格编码调制方法，该方法涉及应用于高速背板芯片间电互连系统的网格编码调制技术，该方法通过信道编码和信号调制的协同设计，可以在既不增加信道频带宽度，也不降低有效信息传输速率的情况下获得编码增益，提高芯片间串行单链路的性能。该系统发送端包括数据并转串、网格编码调制、前向反馈均衡器，其中网格编码调制采取卷积编码和四电平脉冲幅度调制相结合的手段；接收端包括连续时间线性均衡器、判决反馈均衡器、时钟数据恢复、软判决维特比译码、数据串转并，其中判决反馈均衡器滤波器的系数更新基于软判决维特比译码后的纠错信号。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
