-
公开(公告)号：CN104579574B
公开(公告)日：2017-11-24
申请号：CN201510033143.7
申请日：2015-01-22
Applicant: 浙江大学
IPC: H04L1/00
Abstract: 本发明公开了一种应用于高速背板芯片间电互连系统的网格编码调制方法，该方法涉及应用于高速背板芯片间电互连系统的网格编码调制技术，该方法通过信道编码和信号调制的协同设计，可以在既不增加信道频带宽度，也不降低有效信息传输速率的情况下获得编码增益，提高芯片间串行单链路的性能。该系统发送端包括数据并转串、网格编码调制、前向反馈均衡器，其中网格编码调制采取卷积编码和四电平脉冲幅度调制相结合的手段；接收端包括连续时间线性均衡器、判决反馈均衡器、时钟数据恢复、软判决维特比译码、数据串转并，其中判决反馈均衡器滤波器的系数更新基于软判决维特比译码后的纠错信号。
-
公开(公告)号：CN104579574A
公开(公告)日：2015-04-29
申请号：CN201510033143.7
申请日：2015-01-22
Applicant: 浙江大学
IPC: H04L1/00
Abstract: 本发明公开了一种应用于高速背板芯片间电互连系统的网格编码调制方法，该方法涉及应用于高速背板芯片间电互连系统的网格编码调制技术，该方法通过信道编码和信号调制的协同设计，可以在既不增加信道频带宽度，也不降低有效信息传输速率的情况下获得编码增益，提高芯片间串行单链路的性能。该系统发送端包括数据并转串、网格编码调制、前向反馈均衡器，其中网格编码调制采取卷积编码和四电平脉冲幅度调制相结合的手段；接收端包括连续时间线性均衡器、判决反馈均衡器、时钟数据恢复、软判决维特比译码、数据串转并，其中判决反馈均衡器滤波器的系数更新基于软判决维特比译码后的纠错信号。
-
公开(公告)号：CN103926471A
公开(公告)日：2014-07-16
申请号：CN201410169430.6
申请日：2014-04-25
Applicant: 浙江大学
IPC: G01R29/00
Abstract: 本发明提供的眼开监视器装置在实现信号眼图测试时，使用两个与信号频率相同的眼开测量时钟对所设置的相位点上的眼图打开大小进行测试；设置阈值大小以及在半个周期内对测量时钟相位进行设置；判断所设置的阈值大小在测量时钟处是否在眼图内部，满足在眼图内部的最大阈值便是该时钟相位点处的眼图打开大小；将每个相位点上的眼图打开大小结果保存到寄存器中，在测试完所有相位点后将寄存器的值依序排列，得到了信号眼图的水平与垂直打开大小值。与现有技术相比，本发明提出的眼开监视器电路装置具有无需进行初始时钟与数据的同步操作，测试过程设置与测试结果记录由数字控制模块自动完成，可获得一个周期内信号眼图打开大小信息的特点。
-
公开(公告)号：CN103377035A
公开(公告)日：2013-10-30
申请号：CN201210107527.5
申请日：2012-04-12
Applicant: 浙江大学
Abstract: 本发明公开了一种针对粗颗粒度流应用的流水并行化方法，包括对串行C代码进行典型数据剖析与依赖分析得到任务依赖图；对任务依赖图进行依赖变换得到有向无环图；建立体系特征图；针对体系特征图对有向无环图进行任务调度并判断任务调度结果是否满足性能要求，若不满足要求，则对有向无环图中的任务进行聚合和拆分得到新的有向无环图，选择新的有向无环图中计算开销最大的任务得到新的计算热点区域，再返回依赖分析继续执行；根据任务调度结果对串行C代码进行分割、修改得到并行C代码；用编译器编译生成并行可执行文件；将所述并行可执行文件加载到目标硬件平台上执行，本发明适用多层嵌套循环的结构，可提取多层循环的并行性。
-
公开(公告)号：CN114237716A
公开(公告)日：2022-03-25
申请号：CN202111519880.X
申请日：2021-12-13
Applicant: 浙江大学
Abstract: 本发明提出基于国产众核处理器的FIR滤波器高性能实现方法，其基于国产众核处理器平台，将模拟信号进行模数转换后得到输入数据，控制核心使用消息传递接口将输入数据分配至四个核组中，在输入数据的前端补充M‑1个零值，然后计算旋转因子W和滤波器系数h[M]的FFT的结果H，使用直接存储访问将旋转因子W和计算结果H传输至各个运算核心；然后直接存储访问将单轮次数据传输至各个运算核心并进行单轮次FIR滤波计算，每轮次的运算结果在控制核心中按顺序连接获得最终结果。该方法对FIR滤波器算法进行的优化实现与利用国产处理器单核心直接计算FIR滤波器算法相比，提升核心并行性，实现了数据处理的并行化，从而提升算法速度。
-
Patent Agency Ranking
公开(公告)号：CN110335323B
公开(公告)日：2021-04-20
申请号：CN201910551465.9
申请日：2019-06-24
Applicant: 浙江大学
Abstract: 本发明公开了一种现场可编程逻辑门阵列器件的比特流图像化方法，包括图像化与自动标注；图像化：1.1)、对无关信息的去除：将数据锁定在FPGA可编程逻辑的逻辑部分中的CLB部分，其余信息在比特流图像化过程中舍去不予考虑；1.2)、采用对单个CLB进行图像恢复，并按照Device图中的二维阵列排列行数对这些单个CLB恢复图进行拼接，形成整幅比特流恢复图；自动标注：指定实现过程所利用的资源区域范围以及比特流输出文件名。本发明提供了一种全新的结合FPGA逻辑资源二维物理分布，将比特流中用于描述可配置资源的信息转化为映射关系较强的二维图像的算法，并实现模块功能的自动标注。
-
公开(公告)号：CN103926471B
公开(公告)日：2017-01-25
申请号：CN201410169430.6
申请日：2014-04-25
Applicant: 浙江大学
IPC: G01R29/00
Abstract: 本发明提供的眼开监视器装置在实现信号眼图测试时，使用两个与信号频率相同的眼开测量时钟对所设置的相位点上的眼图打开大小进行测试；设置阈值大小以及在半个周期内对测量时钟相位进行设置；判断所设置的阈值大小在测量时钟处是否在眼图内部，满足在眼图内部的最大阈值便是该时钟相位点处的眼图打开大小；将每个相位点上的眼图打开大小结果保存到寄存器中，在测试完所有相位点后将寄存器的值依序排列，得到了信号眼图的水平与垂直打开大小值。与现有技术相比，本发明提出的眼开监视器电路装置具有无需进行初始时钟与数据的同步操作，测试过程设置与测试结果记录由数字控制
-
公开(公告)号：CN114237716B
公开(公告)日：2024-11-22
申请号：CN202111519880.X
申请日：2021-12-13
Applicant: 浙江大学
Abstract: 本发明提出基于国产众核处理器的FIR滤波器高性能实现方法，其基于国产众核处理器平台，将模拟信号进行模数转换后得到输入数据，控制核心使用消息传递接口将输入数据分配至四个核组中，在输入数据的前端补充M‑1个零值，然后计算旋转因子W和滤波器系数h[M]的FFT的结果H，使用直接存储访问将旋转因子W和计算结果H传输至各个运算核心；然后直接存储访问将单轮次数据传输至各个运算核心并进行单轮次FIR滤波计算，每轮次的运算结果在控制核心中按顺序连接获得最终结果。该方法对FIR滤波器算法进行的优化实现与利用国产处理器单核心直接计算FIR滤波器算法相比，提升核心并行性，实现了数据处理的并行化，从而提升算法速度。
-
公开(公告)号：CN110335323A
公开(公告)日：2019-10-15
申请号：CN201910551465.9
申请日：2019-06-24
Applicant: 浙江大学
Abstract: 本发明公开了一种现场可编程逻辑门阵列器件的比特流图像化方法，包括图像化与自动标注；图像化：1.1)、对无关信息的去除：将数据锁定在FPGA可编程逻辑的逻辑部分中的CLB部分，其余信息在比特流图像化过程中舍去不予考虑；1.2)、采用对单个CLB进行图像恢复，并按照Device图中的二维阵列排列行数对这些单个CLB恢复图进行拼接，形成整幅比特流恢复图；自动标注：指定实现过程所利用的资源区域范围以及比特流输出文件名。本发明提供了一种全新的结合FPGA逻辑资源二维物理分布，将比特流中用于描述可配置资源的信息转化为映射关系较强的二维图像的算法，并实现模块功能的自动标注。
-
公开(公告)号：CN2274767Y
公开(公告)日：1998-02-18
申请号：CN95226884.1
申请日：1995-12-05
Applicant: 杭州凯地计算机系统工程公司 , 浙江大学
IPC: G01G19/30
Abstract: 一种平衡秤称重配料装置,采用装在压杆上的平衡块的平衡原理和配重平衡方式,保证称重的稳定性,排除下料点位置和冲击力的变化对称重计量的影响;配料的重量变化,通过压杆机构传至压力传感器,信号经放大器放大到驱动电路,转换成电流信号后,送入微机的A/D模数转换器,由微机运算,处理变为有效信号进行称重配料过程的控制。本装置可在建材、冶金、化工等行业中广泛应用。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.021 seconds)
