公开(公告)号：CN111626412A

公开(公告)日：2020-09-04

申请号：CN202010396802.4

申请日：2020-05-12

Applicant: 浙江大学

Inventor： 刘鹏 ,  王明钊 ,  陈敏珍 ,  吴东 ,  王宇泽

IPC: G06N3/063 ,  G06F7/544 ,  G06F7/48

Abstract: 本发明提供了复数神经网络的一维卷积加速装置，包括加速装置模块和外部存储模块，加速装置模块包括复数计算单元和缓冲计算单元，缓冲计算单元包括一维卷积计算单元、权重缓冲和特征图缓冲，复数计算单元用于分别计算实部和虚部并将结果输出至输出特征图存储区，一维卷积计算单元用于从权重缓冲和特征图缓冲读取数据并分别进行计算，计算结果输出至复数计算单元，本发明还提供了基于上述装置的复数神经网络的一维卷积加速方法。本发明可提高计算单元利用率，针对复数数值存储格式，并行实部虚部计算，解决复数卷积的通道交叉问题，加速复数神经网络的一维卷积计算。

公开(公告)号：CN110335323A

公开(公告)日：2019-10-15

申请号：CN201910551465.9

申请日：2019-06-24

Applicant: 浙江大学

Inventor： 刘鹏 ,  魏宁杰 ,  王明钊 ,  吴东 ,  陈敏珍 ,  郭俊 ,  谢向辉

IPC: G06T9/00 ,  G06F17/50

Abstract: 本发明公开了一种现场可编程逻辑门阵列器件的比特流图像化方法，包括图像化与自动标注；图像化：1.1)、对无关信息的去除：将数据锁定在FPGA可编程逻辑的逻辑部分中的CLB部分，其余信息在比特流图像化过程中舍去不予考虑；1.2)、采用对单个CLB进行图像恢复，并按照Device图中的二维阵列排列行数对这些单个CLB恢复图进行拼接，形成整幅比特流恢复图；自动标注：指定实现过程所利用的资源区域范围以及比特流输出文件名。本发明提供了一种全新的结合FPGA逻辑资源二维物理分布，将比特流中用于描述可配置资源的信息转化为映射关系较强的二维图像的算法，并实现模块功能的自动标注。

公开(公告)号：CN111626412B

公开(公告)日：2023-10-31

申请号：CN202010396802.4

申请日：2020-05-12

Applicant: 浙江大学

Inventor： 刘鹏 ,  王明钊 ,  陈敏珍 ,  吴东 ,  王宇泽

IPC: G06N3/063 ,  G06N3/0464 ,  G06F7/544 ,  G06F7/48

Abstract: 本发明提供了复数神经网络的一维卷积加速装置，包括加速装置模块和外部存储模块，加速装置模块包括复数计算单元和缓冲计算单元，缓冲计算单元包括一维卷积计算单元、权重缓冲和特征图缓冲，复数计算单元用于分别计算实部和虚部并将结果输出至输出特征图存储区，一维卷积计算单元用于从权重缓冲和特征图缓冲读取数据并分别进行计算，计算结果输出至复数计算单元，本发明还提供了基于上述装置的复数神经网络的一维卷积加速方法。本发明可提高计算单元利用率，针对复数数值存储格式，并行实部虚部计算，解决复数卷积的通道交叉问题，加速复数神经网络的一维卷积计算。

公开(公告)号：CN110335323B

公开(公告)日：2021-04-20

申请号：CN201910551465.9

申请日：2019-06-24

Applicant: 浙江大学

Inventor： 刘鹏 ,  魏宁杰 ,  王明钊 ,  吴东 ,  陈敏珍 ,  郭俊 ,  谢向辉

IPC: G06T9/00 ,  G06F30/30

Abstract: 本发明公开了一种现场可编程逻辑门阵列器件的比特流图像化方法，包括图像化与自动标注；图像化：1.1)、对无关信息的去除：将数据锁定在FPGA可编程逻辑的逻辑部分中的CLB部分，其余信息在比特流图像化过程中舍去不予考虑；1.2)、采用对单个CLB进行图像恢复，并按照Device图中的二维阵列排列行数对这些单个CLB恢复图进行拼接，形成整幅比特流恢复图；自动标注：指定实现过程所利用的资源区域范围以及比特流输出文件名。本发明提供了一种全新的结合FPGA逻辑资源二维物理分布，将比特流中用于描述可配置资源的信息转化为映射关系较强的二维图像的算法，并实现模块功能的自动标注。