-
公开(公告)号：CN101521040B
公开(公告)日：2012-12-05
申请号：CN200810168266.1
申请日：2008-10-06
Applicant: 海力士半导体有限公司
IPC: G11C7/10 , G11C11/4093
Abstract: 一种用于高速数据输入/输出的半导体存储器件包括：第一串行化器，配置成部分地串行化响应于读取命令而从内部单位单元接收的输入的8位并行数据来输出第一至第四串行数据；第二串行化器，配置成部分地串行化第一至第四串行数据来输出第五串行数据和第六串行数据；以及第三串行化器，配置成串行化第五串行数据和第六串行数据来输出第七串行数据，其中，第一串行化器包括：第一移相器，配置成将8位并行数据当中的4位数据的相位移动第七串行数据中的每个数据的数据窗的四倍；第一多路复用器，配置成对8位并行数据当中的其它4位数据和第一移相器的输出进行多路复用来输出第一至第四串行数据；以及第一锁存单元，配置成锁存第一多路复用器的输出。
-
公开(公告)号：CN101727968A
公开(公告)日：2010-06-09
申请号：CN200910133778.9
申请日：2009-04-13
Applicant: 海力士半导体有限公司
IPC: G11C11/34
CPC classification number: G11C7/1039 , G11C7/02 , G11C7/1006 , G11C7/1012 , G11C7/1048
Abstract: 本发明公开了一种半导体存储设备，该半导体存储设备包括：第一数据选择部，其被输入第一数据及第二数据，并响应于地址信号而输出该第一数据及该第二数据中的一个作为第一选择数据；第二数据选择部，其被输入所述第二数据及所述第一选择数据，并取决于输入及输出模式而输出所述第二数据及所述第一选择数据中的一个作为第二选择数据；以及数据输出部，其被构造成被输入所述第一选择数据及所述第二选择数据并输出第一输出数据及第二输出数据。
-
公开(公告)号：CN101145384A
公开(公告)日：2008-03-19
申请号：CN200710096961.7
申请日：2007-04-19
Applicant: 海力士半导体有限公司
Inventor： 尹相植
IPC: G11C7/10
CPC classification number: G11C7/1078 , G11C7/1006 , G11C7/1087 , G11C7/1096
Abstract: 一种存储器装置，其包含：存储器单元块；数据输入部，其执行信号处理，以将输入至所述半导体存储器装置的一般数据与掩蔽信息传送至所述存储器单元块，并输出经处理的数据与信息；宽带数据线，其连接于所述数据输入部与所述存储器单元块之间；多个寄存器，其连接至所述宽带数据线，以写入经由所述宽带数据线传送的掩蔽信息；以及多工器，其响应于掩蔽信息选择信号，从所述多个寄存器之一中选择掩蔽信息，并输出所选择的掩蔽信息至所述存储器单元块。
-
公开(公告)号：CN1797606A
公开(公告)日：2006-07-05
申请号：CN200510103344.6
申请日：2005-09-16
Applicant: 海力士半导体有限公司
IPC: G11C11/407 , G11C11/409
CPC classification number: G11C29/023 , G11C7/22 , G11C7/222 , G11C11/4076 , G11C29/02 , G11C29/50012
Abstract: 一种用于控制同步半导体器件中的等待时间的装置，包括：第一计数块，计数第一时钟信号的循环以由此产生第一二进制码；第二计数块，计数第二时钟信号的循环以由此产生第二二进制码，其中所述第二时钟信号通过将所述第一时钟信号延迟预定延迟量而获得；以及码比较块，用于响应于命令而存储所述第二二进制码，并比较所述第一二进制码与所述第二二进制码，以由此产生等待时间控制信号。
-
公开(公告)号：CN102169713A
公开(公告)日：2011-08-31
申请号：CN201010148550.X
申请日：2010-04-16
Applicant: 海力士半导体有限公司
IPC: G11C7/10
CPC classification number: G11C7/1006 , G11C7/1009
Abstract: 本发明提供一种操作存储器件的方法，包括以下步骤：确定是否要进行数据掩蔽操作，并将掩蔽设置值设置为预定值；接收数据包；以及从数据包中提取掩蔽信息，以响应于掩蔽信息和掩蔽设置值来对数据进行掩蔽。
-
Patent Agency Ranking
公开(公告)号：CN101145384B
公开(公告)日：2010-05-26
申请号：CN200710096961.7
申请日：2007-04-19
Applicant: 海力士半导体有限公司
Inventor： 尹相植
IPC: G11C7/10
CPC classification number: G11C7/1078 , G11C7/1006 , G11C7/1087 , G11C7/1096
Abstract: 一种存储器装置，其包含：存储器单元块；数据输入部，其执行信号处理，以将输入至所述半导体存储器装置的一般数据与掩蔽信息传送至所述存储器单元块，并输出经处理的数据与信息；宽带数据线，其连接于所述数据输入部与所述存储器单元块之间；多个寄存器，其连接至所述宽带数据线，以写入经由所述宽带数据线传送的掩蔽信息；以及多工器，其响应于掩蔽信息选择信号，从所述多个寄存器之一中选择掩蔽信息，并输出所选择的掩蔽信息至所述存储器单元块，其中掩蔽信息被写入所有寄存器中的操作时间段等于数据被写入所述存储器单元块中的操作时间段。
-
公开(公告)号：CN102347068B
公开(公告)日：2016-08-31
申请号：CN201110040459.0
申请日：2011-02-18
Applicant: 海力士半导体有限公司
Inventor： 尹相植
IPC: G11C11/4078 , G11C29/12
CPC classification number: G11C29/02 , G06F1/06 , G06F11/07 , G06F11/0766 , G06F11/0772 , G06F11/167 , G11C29/023 , G11C29/028 , G11C29/12015
Abstract: 本发明提供了一种半导体系统，其包括：半导体存储器，被配置为确定在数据模式中是否发生了错误，并产生错误信号，以及存储器控制器，被配置为将数据模式提供至半导体存储器，并利用错误信号来执行针对半导体存储器的数据训练。
-
公开(公告)号：CN102457271B
公开(公告)日：2016-03-02
申请号：CN201110080053.5
申请日：2011-03-31
Applicant: 海力士半导体有限公司
Inventor： 尹相植
IPC: H03L7/08
CPC classification number: H03L7/0814
Abstract: 一种延迟锁定环，包括：第一延迟单元，被配置为通过将输入时钟延迟一个延迟来输出输出时钟；复制延迟单元，被配置为通过将输出时钟延迟等于所述延迟锁定环的第一操作频率的第一延迟量与所述延迟锁定环的第二操作频率的附加延迟量之和的延迟来输出反馈时钟，其中，第二操作频率低于第一操作频率；以及延迟量控制单元，被配置为通过将输入时钟的相位与反馈时钟的相位进行比较来控制第一延迟单元的延迟。
-
公开(公告)号：CN102054525B
公开(公告)日：2015-06-17
申请号：CN201010000947.4
申请日：2010-01-21
Applicant: 海力士半导体有限公司
Inventor： 尹相植
IPC: G06F12/00
CPC classification number: G06F12/00 , G06F3/0659 , G06F13/1668 , G11C7/00 , G11C8/18
Abstract: 本发明公开了半导体系统、半导体存储器及其控制方法的各个实施例。在一个示例性实施例中，半导体存储器可以包括：第一电路区，配置为执行对应于一般操作命令的操作；和第二电路区，配置为将一般操作命令提供给第一电路区。所述第二电路可以被配置为基于分配给所述半导体存储器的目标识别信息和唯一识别信息，确定是否选择所述半导体存储器以执行所述操作。
-
公开(公告)号：CN102347068A
公开(公告)日：2012-02-08
申请号：CN201110040459.0
申请日：2011-02-18
Applicant: 海力士半导体有限公司
Inventor： 尹相植
IPC: G11C11/4078 , G11C29/12
CPC classification number: G11C29/02 , G06F1/06 , G06F11/07 , G06F11/0766 , G06F11/0772 , G06F11/167 , G11C29/023 , G11C29/028 , G11C29/12015
Abstract: 本发明提供了一种半导体系统，其包括：半导体存储器，被配置为确定在数据模式中是否发生了错误，并产生错误信号，以及存储器控制器，被配置为将数据模式提供至半导体存储器，并利用错误信号来执行针对半导体存储器的数据训练。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.031 seconds)
