-
公开(公告)号：CN107863320B
公开(公告)日：2019-04-30
申请号：CN201711175845.4
申请日：2017-11-22
申请人： 深圳市华星光电半导体显示技术有限公司
IPC分类号： H01L21/77 , H01L27/12 , G02F1/1362 , G02F1/1368
摘要： 本发明提供一种VA型薄膜晶体管阵列基板及其制作方法。本发明的VA型薄膜晶体管阵列基板的制作方法包括：在同一个像素中形成三个像素电极，该三个像素电极接同一薄膜晶体管但位于不同的结构层上，因此驱动液晶的能力不同，本发明通过三个像素电极来调整一个像素内三个区域的液晶穿透率，有利于实现从不同角度观看该像素时像素亮度保持均一性，从而提升VA型液晶显示器的视角。本发明的VA型薄膜晶体管阵列基板在同一个像素中设置三个像素电极，有利于提升VA型液晶显示器的视角。
-
公开(公告)号：CN108155246A
公开(公告)日：2018-06-12
申请号：CN201711463670.7
申请日：2017-12-28
申请人： 深圳市华星光电半导体显示技术有限公司
IPC分类号： H01L29/786 , H01L21/336
摘要： 本发明公开了一种薄膜晶体管，包括衬底基板、半导体有源层、栅电极、栅极绝缘层、源电极和漏电极，其中，所述栅极绝缘层形成在所述衬底基板上，所述栅极绝缘层中设置有通孔以及环绕于所述通孔四周的环状凹槽，所述栅电极形成在所述通孔中，所述半导体有源层形成在所述环状凹槽中，所述栅电极在所述通孔中的高度至少高于所述环状凹槽的底部，所述源电极和漏电极相互间隔地形成在所述栅极绝缘层上并分别与所述半导体有源层连接。本发明还公开了如上所述薄膜晶体管的制备方法以及包含该薄膜晶体管的阵列基板。
-
公开(公告)号：CN107121859B
公开(公告)日：2020-01-03
申请号：CN201710423972.5
申请日：2017-06-07
申请人： 深圳市华星光电半导体显示技术有限公司
发明人： 周志超
IPC分类号： G02F1/1362 , G02F1/1343 , G02F1/1333
摘要： 本发明公开一种阵列基板及其制造方法、显示面板。每一像素区域对应连接一数据线和一条扫描线，在每一像素区域中，第一TFT的源极和第二TFT的栅极位于同一层，第一TFT的栅极、第二TFT的源极和漏极以及扫描线位于同一层。基于此，本发明能够在改善VA显示的色偏现象的同时，提高像素开口率。
-
公开(公告)号：CN107978608B
公开(公告)日：2019-09-10
申请号：CN201711177291.1
申请日：2017-11-22
申请人： 深圳市华星光电半导体显示技术有限公司
摘要： 本发明提供一种IPS型薄膜晶体管阵列基板及其制作方法。本发明的IPS型薄膜晶体管阵列基板的制作方法包括：采用第一道光罩工艺形成栅极、扫描线、像素电极、公共电极，采用第二道光罩工艺形成栅极绝缘层上的第一通孔与第二通孔以及有源层，采用第三道光罩工艺形成源极、漏极、数据线及公共电极线；本发明只需要采用3道光罩工艺即可完成IPS型薄膜晶体管阵列基板的制作，与现有技术相比，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的IPS型薄膜晶体管阵列基板采用上述方法制作，制作工艺简单，生产成本低，且具有优异的电学性能。
-
公开(公告)号：CN108198821A
公开(公告)日：2018-06-22
申请号：CN201711460896.1
申请日：2017-12-28
申请人： 深圳市华星光电半导体显示技术有限公司
摘要： 本发明公开了一种阵列基板，包括形成于衬底基板上的像素结构，所述像素结构设置有晶体管区和像素区，所述像素结构包括：透明电极层，其包括数据线、源电极、漏电极和像素电极，所述源电极和漏电极位于晶体管区中并相互绝缘，所述数据线电性连接到漏电极，所述像素电极位于像素区中并电性连接到源电极；铜金属层，沉积在所述数据线和漏电极上；半导体有源层，形成在所述源电极和漏电极之间并分别连接所述源电极和漏电极；栅极绝缘层，覆设于所述透明电极层、铜金属层以及半导体有源层上；相互电性连接的栅极线和栅电极，形成于所述栅极绝缘层上。本发明还公开了如上所述阵列基板的制备方法以及包含该阵列基板的显示装置。
-
公开(公告)号：CN108172584A
公开(公告)日：2018-06-15
申请号：CN201711436209.2
申请日：2017-12-26
申请人： 深圳市华星光电半导体显示技术有限公司
摘要： 本发明提供了一种阵列基板上电极线图案的制备方法，包括：在衬底上沉积形成缓冲膜；在形成有缓冲膜的衬底上形成光阻图形；干法刻蚀所述缓冲膜未被所述光阻图形覆盖的部分，形成第一缓冲层；依次沉积第二导电缓冲层和第一铜膜；采用电镀工艺在未被光阻图形覆盖的衬底上的第一铜膜上形成电极线图案；剥离光阻图形及其上的涂层，得到电极线图案。该电极线图案的制备方法，避免了金属铜膜较难刻蚀且易氧化的问题。本发明还提供了制得的阵列基板和液晶显示面板。
-
公开(公告)号：CN108447871B
公开(公告)日：2020-12-25
申请号：CN201810204696.8
申请日：2018-03-13
申请人： 深圳市华星光电半导体显示技术有限公司
IPC分类号： G02F1/1343
摘要： 本申请公开了一种像素单元，包括薄膜晶体管、以及与薄膜晶体管对应的像素电极，像素电极与薄膜晶体管的源极连接，所述像素电极包括多个弧形的电极单元，该多个弧形的电极单元沿径向阵列分布于薄膜晶体管的周向，电极单元之间电性连接。本申请还公开了一种像素单元的制作方法和显示装置。本发明采用环形像素(类似于同心圆)设计使液晶排列更接近于各向同性，并通过在主像素区和次像素区上选择不同的环形垂直薄膜晶体管设计，利用其W/L的差异和电容的差异，使主像素电极和次像素电极来获得不同的电位，从而增大视野角和改善色偏。
-
公开(公告)号：CN108231553B
公开(公告)日：2020-08-28
申请号：CN201711462216.X
申请日：2017-12-28
申请人： 深圳市华星光电半导体显示技术有限公司
IPC分类号： H01L21/027 , H01L29/08 , H01L21/336 , H01L21/84 , H01L27/12
摘要： 本发明公开了一种薄膜晶体管的制作方法，其中数据线和源漏极的制作方法具体为：S21、分别制作数据线材料膜层和源漏极材料膜层；S22、制作光阻材料膜层；S23、采用半色调掩膜法刻蚀光阻材料膜层形成光阻层，获得第一蚀刻基板；S24、采用4 Mask工艺刻蚀第一蚀刻基板，在栅极绝缘层上形成数据线，在有源层上形成源漏极，在源漏极间形成背沟道，获得薄膜晶体管。根据本发明的制作方法通过设计线宽较大的数据线材料膜层和源漏极材料膜层，并结合半色调掩膜法形成光阻层，可有效避免数据线和源漏极的锯齿侧边，改善了铜质的数据线和源漏极的侧边干刻异物，形成正常taper角，改善了台阶覆盖性。本发明还公开了基于上述薄膜晶体管的制作方法来制作阵列基板的方法。
-
公开(公告)号：CN106887406B
公开(公告)日：2019-11-15
申请号：CN201710197970.9
申请日：2017-03-29
申请人： 深圳市华星光电半导体显示技术有限公司
发明人： 周志超
摘要： 本发明的阵列基板的制作方法包括：基板；在基板上形成缓冲层；在缓冲层内形成源极和数据线，同时在缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线；在源极、第一扫描线以及第二扫描线上形成半导体层；对位于第一扫描线以及第二扫描线上的半导体层进行导体化，以形成导体层；在半导体层上形成第一像素电极，同时在导体层上形成第二像素电极。本发明中阵列基板的制作方法，其工艺步骤较简单，提高了生产效率，减小了生产成本。
-
公开(公告)号：CN106981456B
公开(公告)日：2019-08-13
申请号：CN201710212917.1
申请日：2017-04-01
申请人： 深圳市华星光电半导体显示技术有限公司
发明人： 周志超
IPC分类号： H01L21/84
摘要： 本发明提供了一种TFT基板的制作方法。该制作方法包括以下步骤：利用第一道光罩工艺，在基板上形成缓冲层、数据线以及源极，并在该缓冲层上设置第一扫描线、第二扫描线以及栅极；利用第二道光罩工艺，在缓冲层、栅极上形成第一绝缘层，在数据线上形成第二绝缘层，在第一扫描线、第二扫描线上形成第一半导体层，在源极上形成第二半导体层；利用第三道光罩工艺，在第二绝缘层以及第二半导体层上形成第一光阻层，在第一绝缘层上形成第二光阻层，对第一半导体层导体化以形成第一导体层，在基板上形成第二导体层，在第一导体层以及第二绝缘层上形成电连接部、在第二半导体层上形成漏极。该方案工艺步骤简单，可提高生产效率，降低生产成本。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.06 秒)
