公开(公告)号：CN113327859A

公开(公告)日：2021-08-31

申请号：CN202110574914.9

申请日：2021-05-25

申请人： 深圳市威兆半导体有限公司

发明人： 赵浩宇 ,  雷秀芳 ,  姜春亮 ,  杜兆董 ,  李伟聪 ,  林泳浩

IPC分类号： H01L21/336 ,  H01L29/06

摘要： 本申请公开一种超结MOSFET的制备方法，该制备方法通过在N‑漂移区形成多个P型体区后，采用光刻限定的待形成3个以上P+区域的区域，然后通过离子注入、高温推进，在每个P型体区内形成3个以上P+区域，能够降低最终制得的超结MOSFET内的体二极管的阳极的注入效率，体二极管以超结MOSFET的源极、漏极分别为阳极、阴极，阳极注入效率的降低，可使得超结MOSFET的最大反向恢复电流Irrm下降，减少了反向恢复过程的总时间trr，提高反向恢复速度，即增加了超结MOSFET在反向恢复阶段中的快恢复特性；并且P+区域的存在有助于提高器件雪崩耐量的能力。

公开(公告)号：CN112002686A

公开(公告)日：2020-11-27

申请号：CN202011060875.2

申请日：2020-09-30

申请人： 深圳市威兆半导体有限公司

发明人： 郭乔 ,  林泳浩 ,  李伟聪

IPC分类号： H01L23/552 ,  H01L29/78 ,  H01L29/423

摘要： 本发明公开一种抗EMI的SGT器件，包括第一导电类型的衬底、位于第一导电类型的衬底的上表面的第一导电类型的外延层、位于第一导电类型的外延层内的沟槽栅结构、位于第一导电类型的外延层侧面上方的沟槽源结构、位于沟槽源结构与第一导电类型的外延层之间的第一介质层及第一导电类型的重掺杂体区，以及位于沟槽栅结构的上方的第二介质层；所述沟槽栅结构包括栅极沟槽，以及位于栅极沟槽内的屏蔽栅极与多晶硅栅极；所述沟槽源结构包括源极沟槽，以及位于源极沟槽内的源极金属。本发明增大SGT源漏电容Cds，减少开关震荡，从而减少器件的电压震荡dv/dt失效可能性和EMI噪声。

公开(公告)号：CN114613849A

公开(公告)日：2022-06-10

申请号：CN202210502977.8

申请日：2022-05-10

申请人： 深圳市威兆半导体有限公司

发明人： 李伟聪 ,  姜春亮 ,  雷秀芳 ,  林泳浩

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/78

摘要： 本发明属于半导体器件技术领域，具体涉及一种改善短路特性的碳化硅MOS器件，通过掺杂薄层的设置，当栅压大于阈值电压时，掺杂薄层内形成导电沟道，由于沟道远离阱区与栅氧化层接触面，不受到界面散射，沟道载流子迁移率增加，使器件具有更低的导通电阻。同时通过电流引导层的设置，从掺杂薄层内形成的导电沟道流出的电流实现横向扩展，再进行纵向流动，进一步降低导通电阻。通过夹断层的设置，当器件处于短路状态时，在漏极的高电压作用下，夹断层被耗尽，电流通路减小，器件电阻增加，从而有效限制短路电流密度。本发明的碳化硅MOS器件在实现正常工作状态下低导通电阻的同时，有效降低在短路状态下的电流密度，保护器件不被烧毁。

公开(公告)号：CN114580332A

公开(公告)日：2022-06-03

申请号：CN202210485117.8

申请日：2022-05-06

申请人： 深圳市威兆半导体有限公司

发明人： 李伟聪 ,  姜春亮 ,  雷秀芳 ,  林泳浩

IPC分类号： G06F30/367

摘要： 本发明涉及一种超结MOSFET器件的仿真方法及仿真模型结构，仿真方法包括：构建电路模型，电路模型包括MOSFET模型、JFET模型、体二极管模型和第一电阻模型Ⅰ、第一电阻模型Ⅱ和第二电阻模型；MOSFET模型漏极与JFET模型源极连接；MOSFET模型源极分别与JFET模型栅极、体二级管模型正极连接；第一电阻模型Ⅰ的第一端与JFET模型漏极连接，第一电阻模型Ⅰ的第二端与第一电阻模型Ⅱ的第一端连接；第一电阻模型Ⅱ的第二端与体二极管模型负极连接。本发明提供的仿真方法能有效模拟超结MOSFET器件在各工作区域的特性，仿真准确性高。

公开(公告)号：CN113745316A

公开(公告)日：2021-12-03

申请号：CN202111017743.6

申请日：2021-08-31

申请人： 深圳市威兆半导体有限公司

发明人： 李伟聪 ,  姜春亮 ,  林泳浩 ,  雷秀芳

IPC分类号： H01L29/06 ,  H01L29/78

摘要： 本申请涉及屏蔽栅MOSFET器件、芯片和设备终端，该屏蔽栅MOSFET器件中的元胞结构体包括第一导电类型漂移区，第一导电类型漂移区的第一上表面设置屏蔽栅，屏蔽栅的上方设置控制栅，第一导电类型漂移区和控制栅各自与屏蔽栅之间设置第一隔离层，第一导电类型漂移区的第二上表面设置第二导电类型基区，第二导电类型基区的上方设置第一导电类型源区，第一导电类型源区中靠近控制栅的第三上表面设置第二隔离层，第二隔离层的部分上表面与第一导电类型源区中远离控制栅的第四上表面设有源极金属层，第二上表面与所述第一上表面各自所在区域的漂移层厚度之差大于屏蔽栅与第一隔离层的厚度之和。上述屏蔽栅MOSFET器件降低了栅源电容。

公开(公告)号：CN112201687A

公开(公告)日：2021-01-08

申请号：CN202011192757.7

申请日：2020-10-30

申请人： 深圳市威兆半导体有限公司

发明人： 李泽宏 ,  赵一尚 ,  胡汶金 ,  林泳浩 ,  李伟聪

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L29/808

摘要： 本发明公开一种NPN三明治栅结构的沟槽MOSFET器件，包括元胞结构，所述元胞结构包括从下至上依次层叠的漏极金属、N+衬底、N型漂移区、源极金属；所述N型漂移区的上表面一侧形成沟槽栅极结构，沟槽栅极结构包括从上至下依次设置的N+Poly栅极、P型轻掺杂区、N型源极接触区；所述N型漂移区的上表面另一侧设有紧邻沟槽栅极结构的P型基区；所述P型基区的上表面设有相互接触的N型重掺杂区和P型重掺杂区；所述沟槽栅极结构的下表面、侧面以及上表面均设有氧化层，用于隔离N型漂移区、P型基区、N型重掺杂区以及源极金属。本发明在SGT MOSFET的基础上改进，进一步改善功率MOSFET器件的开关特性。

公开(公告)号：CN113327984A

公开(公告)日：2021-08-31

申请号：CN202110581224.6

申请日：2021-05-26

申请人： 深圳市威兆半导体有限公司

发明人： 任敏 ,  李长泽 ,  李泽宏 ,  李伟聪 ,  林泳浩

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423

摘要： 本申请公开一种槽栅超结VDMOS器件、芯片及终端设备。该槽栅超结VDMOS器件包括元胞结构和开关管；元胞结构包括超结结构，超结结构的顶端设有沟槽栅极结构，沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，N型多晶硅区的上表面设有金属层，P型多晶硅区通过多晶走线与栅极连接，沟槽栅极结构的两侧分别设有P型基区，每侧的P型基区的上表面均设有相接触的N+源区和P+体区，且N+源区紧邻沟槽栅极结构，每侧的N+源区的部分上表面和P+体区的上表面设有源极金属；开关管跨接在金属层与源极金属之间，当开关管导通时，P型基区的表面形成供电流通过的导电沟道。本申请可以提高反向恢复特性。

公开(公告)号：CN110957227A

公开(公告)日：2020-04-03

申请号：CN201911377356.6

申请日：2019-12-27

申请人： 深圳市威兆半导体有限公司

发明人： 郑金柱 ,  李伟聪 ,  林泳浩

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 本发明公开一种MOSFET器件的制造方法及MOSFET器件，其中，该方法包括如下步骤：在外延片上垫基一定厚度的硬质掩膜层，并挖出沟槽；沟槽内表面和外延片上表面生成连续的栅氧化层；在沟槽内填充多晶硅后回刻蚀；对外延片做P型注入，并在多晶硅表面生成隔离氧化层；在体注入层顶部进行有源注入并退火，生成源注入层；对氧化层通氧气并对其进行热氧化，生成热氧化层；用磷硅玻璃覆盖在热氧化层表面并加热，使其表面平滑；对磷硅玻璃进行回刻蚀直至源注入层露出表面，对一部分源注入层做P型掺杂。本发明在不影响击穿电压的情况下，CTP型注入对沟道的影响达到最小，有效降低原胞密度下单位导通电阻，从而使导通损耗及耗散进一步减少。

公开(公告)号：CN113327984B

公开(公告)日：2022-07-12

申请号：CN202110581224.6

申请日：2021-05-26

申请人： 深圳市威兆半导体有限公司

发明人： 任敏 ,  李长泽 ,  李泽宏 ,  李伟聪 ,  林泳浩

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423

摘要： 本申请公开一种槽栅超结VDMOS器件、芯片及终端设备。该槽栅超结VDMOS器件包括元胞结构和开关管；元胞结构包括超结结构，超结结构的顶端设有沟槽栅极结构，沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，N型多晶硅区的上表面设有金属层，P型多晶硅区通过多晶走线与栅极连接，沟槽栅极结构的两侧分别设有P型基区，每侧的P型基区的上表面均设有相接触的N+源区和P+体区，且N+源区紧邻沟槽栅极结构，每侧的N+源区的部分上表面和P+体区的上表面设有源极金属；开关管跨接在金属层与源极金属之间，当开关管导通时，P型基区的表面形成供电流通过的导电沟道。本申请可以提高反向恢复特性。

公开(公告)号：CN113327982B

公开(公告)日：2022-04-15

申请号：CN202110554780.4

申请日：2021-05-20

申请人： 深圳市威兆半导体有限公司

发明人： 任敏 ,  李长泽 ,  李泽宏 ,  林泳浩 ,  李伟聪

IPC分类号： H01L29/78 ,  H01L29/06

摘要： 本申请公开一种超结MOSFET器件及芯片。该超结MOSFET器件包括N型外延层以及位于N型外延层上的元胞区和终端区；元胞区包括第一超结结构，第一超结结构两侧的上表面各设有第一P型基区，第一超结结构中间的上端面上设有第一多晶硅栅极，第一多晶硅栅极的下表面以及两侧面均设有第一氧化层，第一氧化层的外围设有源极金属；终端区包括第二超结结构，第二超结结构的上表面设有第二P型基区，第二P型基区的上表面设有第二氧化层，第二氧化层上设有第二多晶硅栅极；通过控制第一多晶硅栅极以及第二多晶硅栅极的状态，以控制在第一P型基区的表面形成供电流通过的导电沟道。本申请可以提高反向恢复特性。