-
-
公开(公告)号：CN111969048B
公开(公告)日：2023-05-02
申请号：CN202010532296.7
申请日：2017-06-23
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/40 , H01L29/417 , H01L29/812 , H01L21/28 , H01L21/338
摘要： 本发明涉及半导体材料技术领域，提供一种氮化镓半导体功率器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅。本发明的氮化镓半导体功率器件不易出现击穿氮化铝镓层的现象，进而避免了出现功率器件的漏电以及击穿的问题，增强了功率器件的可靠性。
-
公开(公告)号：CN111969048A
公开(公告)日：2020-11-20
申请号：CN202010532296.7
申请日：2017-06-23
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/40 , H01L29/417 , H01L29/812 , H01L21/28 , H01L21/338
摘要： 本发明涉及半导体材料技术领域，提供一种氮化镓半导体功率器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅。本发明的氮化镓半导体功率器件不易出现击穿氮化铝镓层的现象，进而避免了出现功率器件的漏电以及击穿的问题，增强了功率器件的可靠性。
-
公开(公告)号：CN107275385B
公开(公告)日：2020-08-21
申请号：CN201710488980.8
申请日：2017-06-23
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/06 , H01L29/40 , H01L29/47 , H01L21/335 , H01L29/778
摘要： 本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的氮化硅和等离子体增强正硅酸乙脂复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，以及设置于所述绝缘层上的场板金属层。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。
-
公开(公告)号：CN107293578B
公开(公告)日：2020-08-07
申请号：CN201710488431.0
申请日：2017-06-23
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/06 , H01L29/40 , H01L29/423 , H01L29/47 , H01L21/335 , H01L29/778
摘要： 本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的氮化硅和等离子体增强正硅酸乙脂复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，以及设置于所述绝缘层上的场板金属层。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。
-
公开(公告)号：CN110620157A
公开(公告)日：2019-12-27
申请号：CN201910914003.9
申请日：2019-09-25
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/328
摘要： 本发明公开一种氮化镓外延层、半导体器件及其制备方法，涉及半导体技术领域。本发明的半导体器件包括：半导体衬底、第一缓冲层、第二缓冲层、第三缓冲层、势垒层、钝化层、第一阳极、介质层、第二阳极、阴极、保护层、阳极导通金属、阴极导通金属和场板层。本发明解决了半导体器件反向漏电大的技术问题。
-
公开(公告)号：CN109256430A
公开(公告)日：2019-01-22
申请号：CN201811124372.X
申请日：2018-09-26
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/872 , H01L21/329
摘要： 本发明涉及半导体器件技术领域，提供一种肖特基势垒二极管及其制作方法，所述肖特基势垒二极管包括：半导体基板；钝化层；介质层，设置在所述钝化层上、且覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，所述第一阳极部接触孔和所述第二阳极部接触孔贯穿所述钝化层、且伸入所述半导体基板内部；阳极，包括伸入所述半导体基板内部的第一阳极部、第二阳极部和第三阳极部，所述第三阳极部接触孔贯穿所述介质层和所述钝化层、且伸入所述半导体基板内部，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；以及第一阴极和第二阴极。本发明实施例的肖特基势垒二极管，可以优化器件结构，与CMOS工艺线兼容，减小反向漏电。
-
公开(公告)号：CN109037354A
公开(公告)日：2018-12-18
申请号：CN201810877147.7
申请日：2018-08-03
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/329
CPC分类号： H01L29/8725 , H01L29/0623 , H01L29/66212
摘要： 本发明涉及半导体器件技术领域，提供一种肖特基二极管及其制作方法，所述肖特基二极管包括：硅外延片，形成多个沟槽，所述多个沟槽的开口朝向所述硅外延片的上表面；氧化层，覆盖所述多个沟槽的内表面；多晶硅层，填充所述多个沟槽的除所述氧化层之外的空间；介质层，设置于所述硅外延片的上表面；阳极金属层，设置于所述介质层上且延伸至肖特基接触孔内以覆盖所述肖特基接触孔的底部，其中，所述肖特基接触孔贯穿所述介质层；以及阴极金属层，设置于所述硅外延片的下表面；其中，所述肖特基接触孔在所述硅外延片上的投影以及所述介质层在所述硅外延片上的投影覆盖至少一个所述沟槽。本发明的肖特基二极管，可以优化器件结构，优化VF特性。
-
公开(公告)号：CN107316892A
公开(公告)日：2017-11-03
申请号：CN201710487776.4
申请日：2017-06-23
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/06 , H01L29/40 , H01L29/423 , H01L29/47 , H01L21/335 , H01L29/778
摘要： 本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的氧化铪介质层；设置于所述介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述介质层上的绝缘层，以及设置于所述绝缘层上的场板金属层。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。
-
公开(公告)号：CN107275386A
公开(公告)日：2017-10-20
申请号：CN201710488981.2
申请日：2017-06-23
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/06 , H01L29/40 , H01L29/47 , H01L21/335 , H01L29/778
CPC分类号： H01L29/0611 , H01L29/0638 , H01L29/402 , H01L29/475 , H01L29/66462 , H01L29/7783
摘要： 本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
87 条记录 (耗时 0.039 秒)
