-
公开(公告)号：CN110620157B
公开(公告)日：2024-10-25
申请号：CN201910914003.9
申请日：2019-09-25
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/328
摘要： 本发明公开一种氮化镓外延层、半导体器件及其制备方法，涉及半导体技术领域。本发明的半导体器件包括：半导体衬底、第一缓冲层、第二缓冲层、第三缓冲层、势垒层、钝化层、第一阳极、介质层、第二阳极、阴极、保护层、阳极导通金属、阴极导通金属和场板层。本发明解决了半导体器件反向漏电大的技术问题。
-
公开(公告)号：CN114188420A
公开(公告)日：2022-03-15
申请号：CN202110818276.0
申请日：2021-07-20
申请人： 株式会社东芝 , 东芝电子元件及存储装置株式会社
发明人： 花形祥子
IPC分类号： H01L29/861 , H01L29/06 , H01L21/328
摘要： 实施方式提供能够提高电流断路时的电气特性的半导体装置。实施方式的半导体装置包括第1电极、第1导电型的多个第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的第3半导体区域、第2导电型的多个第4半导体区域、第2导电型的多个第5半导体区域、第2电极。第1、2半导体区域设置于第1电极之上。第3半导体区域设置于第1及第2半导体区域之上。第4半导体区域设置于第3半导体区域之上。第5半导体区域设置于第3半导体区域之上。第2电极设置于第4及第5半导体区域之上。第2及第5半导体区域在与第1方向以及第2方向垂直的第3方向上延伸。多个第5半导体区域位于多个第2半导体区域各自的正上方。
-
公开(公告)号：CN112310227A
公开(公告)日：2021-02-02
申请号：CN201910693031.2
申请日：2019-07-30
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L29/861 , H01L29/06 , H01L21/328
摘要： 本发明公开了一种高势垒SiC JBS器件及其制备方法，该器件包括由上至下设置的第一电极层、SiC衬底、N‑SiC外延层、第二电极层、介质层和PI层。本发明的SiC器件通过在外延层形成JBS结构和表层低浓度结构，提升了器件势垒高度，同时减小器件漏电特性。
-
公开(公告)号：CN107195692B
公开(公告)日：2020-12-04
申请号：CN201710324047.7
申请日：2017-05-09
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/328
摘要： 本发明提供一种沟槽肖特基二极管及其制作方法，包括：于硅基底中形成多个具有第一宽度的第一沟槽以及至少一个位于终端的具有第二宽度的第二沟槽，所述第二宽度大于所述第一宽度；于第一沟槽第二沟槽及硅基底的表面形成介质层；沉积多晶硅，对多晶硅进行平坦化；去除硅基底上表面的介质层，所述第二沟槽中保留多晶硅及介质层；于硅基底上表面形成肖特基结；制作上金属电极。本发明通过在器件终端设置一个较宽的终端沟槽，并直接利用栅氧化层作为终端层间介质层，从而可以省掉传统工艺中需要单独生长终端层间介质层的工序；本发明肖特基势垒层所需表面使用湿法全刻蚀获得，可以省掉传统制作所需要的光罩层以及刻蚀工序，可以显著节约制造成本。
-
公开(公告)号：CN110620158A
公开(公告)日：2019-12-27
申请号：CN201910914006.2
申请日：2019-09-25
申请人： 深圳市晶相技术有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/328
摘要： 本发明公开一种氮化镓外延层、半导体器件及所述半导体器件的制备方法，涉及半导体技术领域。本发明的半导体器件包括：半导体衬底、第一缓冲层、后处理层、第二缓冲层；势垒层、钝化层、第一阳极接触孔、第一阳极、介质层、第二阳极接触孔、第二阳极、阴极接触孔、阴极、保护层、阳极开孔、阳极导通金属、阴极开孔、阴极导通金属和场板层。本发明解决了当缓冲层为一层时，缓冲层与半导体衬底界面之间存在漏电流的问题。
-
公开(公告)号：CN110085682A
公开(公告)日：2019-08-02
申请号：CN201910365950.7
申请日：2019-05-05
申请人： 西安电子科技大学
IPC分类号： H01L29/88 , H01L21/328
摘要： 本发明提供一种共振隧穿二极管及其制作方法。所述共振隧穿二极管包括依次设置的n型GaN衬底层、n+GaN集电极欧姆接触层、第一GaN隔离层、第一Al、N、Ga、N分层结构混合势垒层、GaN量子阱层、第二Al、N、Ga、N混合势垒层、第二GaN隔离层、n+GaN发射极欧姆接触层、环形电极、圆形电极和钝化层；所述Al、N、Ga分层结构混合势垒层包括Al层、N层和Ga层。本发明能够消除随机合金AlGaN势垒中Al组分分布不均造成的漏电现象。
-
公开(公告)号：CN106898642B
公开(公告)日：2019-06-07
申请号：CN201710145102.6
申请日：2017-03-13
申请人： 北京大学
IPC分类号： H01L29/06 , H01L29/739 , H01L21/328
摘要： 本发明公开了一种超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法。本发明的隧穿场效应晶体管包括：衬底、源区内层、源区外层、栅叠层、漏区和沟道区内层和沟道区外层；本发明的超陡平均亚阈值摆幅鳍式隧穿场效应晶体管通过器件结构显著改善了器件转移特性，有效降低了器件的平均亚阈斜率，同时保持了陡直的最小亚阈斜率；本发明制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。
-
公开(公告)号：CN105321987B
公开(公告)日：2018-08-14
申请号：CN201510370090.8
申请日：2015-06-29
申请人： 英飞凌科技股份有限公司
发明人： G·施密特
IPC分类号： H01L29/04 , H01L29/06 , H01L29/12 , H01L21/328 , H01L21/334
CPC分类号： H01L29/167 , H01L21/2253 , H01L21/26506 , H01L21/26513 , H01L21/324 , H01L29/0692 , H01L29/0804 , H01L29/0834 , H01L29/1004 , H01L29/1095 , H01L29/36 , H01L29/732 , H01L29/7395 , H01L29/8611
摘要： 本发明的各个实施例涉及包含硫族原子的半导体器件和制造方法。半导体器件包括具有第一表面和平行于该第一表面的第二表面的单晶半导体本体。该半导体本体包含磷族原子和/或氢原子的本底掺杂和硫族原子。硫族原子的浓度至少为1E12cm‑3。硫族原子与本底掺杂的原子之比在1:9至9:1范围内。
-
公开(公告)号：CN107180861A
公开(公告)日：2017-09-19
申请号：CN201610133540.6
申请日：2016-03-09
发明人： 周飞
IPC分类号： H01L29/70 , H01L21/328
CPC分类号： H01L29/66234 , H01L29/70
摘要： 一种半导体结构及其形成方法，所述方法包括：提供衬底，包括第一区域、环绕第一区域且与第一区域相邻的第二区域，以及环绕第二区域且与第二区域相邻的第三区域；刻蚀衬底，形成鳍部，第一区域的鳍部密度大于第二区域和第三区域的鳍部密度；在第一区域的鳍部内形成垂直于所述衬底表面方向的剖面形状为U形的第一开口；在第一开口中形成第一连接层。由于第一区域的鳍部密度较大，鳍部与鳍部之间的距离较小，本发明通过形成垂直于所述衬底表面方向的剖面形状为U形的第一连接层，避免所述第一连接层因侧壁具有凸出形貌而发生互相连接，从而避免所述第一连接层的形貌对双极结型晶体管的性能稳定性造成不良影响，进而提高半导体器件的电学性能。
-
公开(公告)号：CN106384716A
公开(公告)日：2017-02-08
申请号：CN201610911436.5
申请日：2016-10-19
申请人： 哈尔滨工业大学
IPC分类号： H01L21/328 , H01L21/263 , H01L21/30
CPC分类号： H01L21/263 , H01L21/30 , H01L29/66227
摘要： 一种基于降低氢元素含量的双极器件抗辐照加固方法，涉及电子技术领域，具体涉及抗辐照双极器件。所述方法包括用于降低双极器件内部的氢含量的步骤。本发明在现有的双极器件制备工艺基础上，通过控制双极器件内部的氢含量，在相同的辐照剂量条件下，可大大降低双极器件的复合漏电流，降低双极器件的电流增益损伤程度，达到提高双极器件抗辐照能力的目的。本发明适用于抗辐照加固双极器件。
-
-
-
-
-
-
-
-
-
搜索结果
203 条记录 (耗时 0.017 秒)
