-
公开(公告)号：CN116504291A
公开(公告)日：2023-07-28
申请号：CN202210769401.8
申请日：2022-06-30
申请人： 清华大学
IPC分类号： G11C11/418 , G11C11/419 , G06N3/063 , G06N3/084
摘要： 本公开涉及一种存内计算装置、神经网络加速器和电子设备，所述装置包括：计算阵列，包括多个计算模块，计算模块包括至少一个存储单元、复位开关、电容，存储单元包括至少一个存储开关，存储开关包括存储控制端、存储检测端和存储端，存储端用于接收存储状态电平以存储与该存储状态电平对应的信息；控制端用于接收控制电压，以调整检测端和存储端之间的阻抗特性，复位开关包括复位控制端、复位检测端和复位端，复位控制端用于接收复位电压；复位端用于接收复位状态电平；控制模块，用于控制计算阵列进行存储操作、读取操作、计算操作中的至少一种操作。本公开实施例具有较高的面积效率，显著降低了存取数据、存内计算的功耗。
-
公开(公告)号：CN116434803A
公开(公告)日：2023-07-14
申请号：CN202211599037.1
申请日：2022-12-12
申请人： 清华大学
IPC分类号： G11C11/413 , G11C11/412 , G06N3/063
摘要： 本公开涉及一种存内计算装置、神经网络加速器、电子设备，所述存内计算装置包括：多个只读存储器件、多个电流源及控制模块，其中，每个只读存储器件的存储端均连接于相应的电流源的一端，电流源的另一端用于接收预设电压，以实现数据存储；每个只读存储器件的控制端与相应的控制字线连接，用于接收待计算数据；每个只读存储器件的输出端用于通过计算位线输出结果数据；所述控制模块，用于通过所述控制字线选择相应的只读存储器件进行操作，以输出所述结果数据。本公开实施例利用只读存储器件实现存内计算装置，充分利用只读存储器的高密度特性，提高存内计算的面积效率，进而减少乃至消除因内存访问而导致的不必要能量开销。
-
公开(公告)号：CN116246669A
公开(公告)日：2023-06-09
申请号：CN202310259263.3
申请日：2023-03-09
申请人： 清华大学
摘要： 本公开涉及高密度存内计算装置、神经网络加速器及电子设备，所述装置包括：多个计算模块，包括至少一个只读存储器件、多个选择器件、激励源、存储状态数据线、控制字线、计算位线、数据选择控制线，只读存储器件的控制端接收控制信号，只读存储器件的两个数据端分别连接于不同的存储状态数据线以实现数据存储，存储状态数据线连接于激励源及计算位线，选择器件的控制端接收数据选择控制信号；控制模块，用于通过控制字线、数据选择控制线选择相应的只读存储器件及选择器件进行目标操作，并通过计算位线输出结果数据，本公开实施例提高了装置的高密度存储，提高了存内计算的面积效率，从而降低乃至消除所述装置对片外的访存。
-
公开(公告)号：CN116150084A
公开(公告)日：2023-05-23
申请号：CN202310179670.3
申请日：2023-02-28
申请人： 清华大学
摘要： 本公开涉及一种存内计算装置、神经网络芯片和电子设备，所述装置包括：至少一个存算单元，存算单元包括至少一个只读存储器件、读写存储器件、开关器件、控制字线、计算位线，其中，所述读写存储器件存储的控制电压用于控制所述开关器件的导通状态，以调整所述只读存储器件的控制端和所述控制字线的连接关系，所述只读存储器件的第一端接地，所述只读存储器件的第二端连接于所述计算位线；控制模块，用于：通过所述控制字线写入待操作数据；通过所述计算位线获取所述待操作数据与所述只读存储器件的存储数据的运算结果。本公开实施例可以实现高效的存内运算，并且利用只读存储器件、读写存储器件实现存算单元，可以提高存内计算装置的面积效率。
-
公开(公告)号：CN112927738A
公开(公告)日：2021-06-08
申请号：CN202110003980.0
申请日：2021-01-04
申请人： 清华大学
IPC分类号： G11C11/22
摘要： 本发明公开了一种基于非易失器件的在电荷域进行存内计算的单元电路及阵列电路，其中，单元电路包括一个电容和两个非易失器件，利用非易失器件实现信息的存储，同时单元电路可以完成外部输入和存储的信息之间的逻辑操作；多个单元电路之间通过电气连接的方式组合成若干行若干列的阵列布局，并且对同一列单元电路的逻辑操作的结果进行加权累加计算，并且不同列之间的计算可以并行。本发明所实现的存内计算具有高集成度、低功耗的优点，可以用于神经网络运算的加速等多种应用。
-
公开(公告)号：CN116343866A
公开(公告)日：2023-06-27
申请号：CN202211728423.6
申请日：2022-12-30
申请人： 清华大学
摘要： 本公开涉及一种内容可寻址存储装置、存储器及电子设备，所述装置包括：多个存储单元，每个存储单元包括只读存储器件、电容，只读存储器件包括第一输入端、第二输入端和输出端，只读存储器件的输出端和所述电容的第一端相连，所述只读存储器件通过第一输入端、第二输入端与输出端的连接关系存储数据；控制模块，连接于各个存储单元，用于：对各个存储单元的只读存储器件的第一输入端、第二输入端进行电压控制，以执行目标操作；根据所述电容的第二端的电压确定所述目标操作的操作结果。本公开实施例基于只读存储器件实现内容可寻址存储装置，可以提高内容可寻址存储装置的面积效率，减少乃至消除因内存访问而导致的不必要能量开销、降低能耗。
-
公开(公告)号：CN112927738B
公开(公告)日：2022-10-25
申请号：CN202110003980.0
申请日：2021-01-04
申请人： 清华大学
IPC分类号： G11C11/22
摘要： 本发明公开了一种基于非易失器件的在电荷域进行存内计算的单元电路及阵列电路，其中，单元电路包括一个电容和两个非易失器件，利用非易失器件实现信息的存储，同时单元电路可以完成外部输入和存储的信息之间的逻辑操作；多个单元电路之间通过电气连接的方式组合成若干行若干列的阵列布局，并且对同一列单元电路的逻辑操作的结果进行加权累加计算，并且不同列之间的计算可以并行。本发明所实现的存内计算具有高集成度、低功耗的优点，可以用于神经网络运算的加速等多种应用。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.022 秒)
