公开(公告)号：CN115440592B

公开(公告)日：2023-11-03

申请号：CN202211066037.5

申请日：2022-09-01

Applicant: 湖北九峰山实验室

Inventor： 吴畅 ,  郭涛 ,  李程程 ,  刘安

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/06

Abstract: 本申请公开一种高电子迁移率晶体管及其制作方法，所述制作方法包括：提供一半导体衬底；在所述半导体衬底表面上形成外延层；在所述外延层表面的部分区域上形成电极结构；形成覆盖所述电极结构以及所述外延层的钝化层；其中，所述钝化层包括：在第一方向上依次层叠的第一Al2O3层、SiO2层以及第二Al2O3层；所述第一方向垂直所述半导体衬底。所述钝化层引入所述SiO2层降低栅极寄生电容，提升器件的频率特性；基于所述SiO2层设置所述第一Al2O3层和所述第二Al2O3层，改善所述SiO2层致密性低的同时提高器件的耐压和保持较低的表面漏电；在保证晶体管钝化质量的同时，实现低栅极漏电和器件截止频率的提升。

公开(公告)号：CN115763446B

公开(公告)日：2023-04-18

申请号：CN202310098721.X

申请日：2023-02-10

Applicant: 湖北九峰山实验室

Inventor： 郭涛 ,  吴畅 ,  吴佳燕 ,  刘捷龙 ,  李程程 ,  刘安 ,  王凯

IPC: H01L23/66 ,  H01L21/768 ,  H04B1/40 ,  H01Q1/22

Abstract: 本发明具体涉及一种射频集成化设备，该设备通过利用化合物氮化镓HEMT器件衬底背部开孔工艺在射频芯片衬底上制作金属通孔，利用该金属通孔在衬底里面制作SIW（基片集成波导），每个金属通孔为一个谐振腔，两排互相对立的金属通孔组成谐振器，通过多组谐振器实现滤波功能；谐振器的末端开设有电磁波辐射缝隙，缝隙槽和最后一级SIW的耦合系数等于滤波器最后两级SIW的耦合系数，从而使其同时具有天线功能。其可以进一步通过重布线或者在硅转接板上刻蚀硅通孔TSV的方式将射频芯片、滤波天线和基带CMOS芯片互联，实现射频芯片、基带CMOS芯片和滤波天线的一体化集成，具有集成度高、芯片面积小、传输损耗小、传输带宽大、寄生效应低的优点。

公开(公告)号：CN118039687A

公开(公告)日：2024-05-14

申请号：CN202410110736.8

申请日：2024-01-24

Applicant: 湖北九峰山实验室

Inventor： 吴畅 ,  邢绍琨 ,  刘捷龙 ,  王凯 ,  李程程

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L23/29 ,  H01L23/31 ,  H01L23/373

Abstract: 本申请公开了一种低接触电阻的GaN基器件及其制备方法。低接触电阻的GaN基器件包括：衬底、外延层、沟道层和含有Al组分氮化物的势垒层；外延层的两侧缘用以叠置源区部分、漏区部分，外延层的中间部用以叠置栅极，源区部分用以叠置源极，漏区部分用以叠置漏极；第一钝化层，含有Al组分，叠置在势垒层上。自终止刻蚀技术中，Cl基等离子体刻蚀n+GaN材料，刻蚀产物为易挥发的GaCl3，当n+GaN材料完全刻蚀干净后，F基等离子体会与AlN非晶原位钝化层中的Al离子反应，生成AlF3介质，阻碍Cl基等离子对氮化物材料的继续刻蚀，能够避免超薄AlN/GaN异质结的刻蚀损伤。

公开(公告)号：CN116230513A

公开(公告)日：2023-06-06

申请号：CN202310038378.X

申请日：2023-01-10

Applicant: 湖北九峰山实验室

Inventor： 李程程 ,  吴畅 ,  刘捷龙 ,  郭涛 ,  刘安 ,  王凯 ,  吴佳燕

IPC: H01L21/28 ,  H01L29/45 ,  H01L21/335

Abstract: 本发明公开了一种GaN基HEMT低阻无金欧姆接触电极的制备方法，包括如下步骤：制备欧姆接触区纳米图形母版，采用热压印将母版图形复制到软聚合物薄膜上，得到中间软模版；在GaN基晶圆势垒层表面匀涂一层纳米压印胶；将中间软模版置于纳米压印胶表面，利用纳米压印技术将纳米图形转移至纳米压印胶上；采用感应耦合等离子体(ICP)刻蚀技术去除纳米图形底部的纳米压印胶残胶，暴露出势垒层；采用干法刻蚀技术将势垒层完全刻蚀去除，并刻蚀至二维电子气以下，形成纳米开孔阵列；去除晶圆表面剩余的纳米压印胶；在源漏区依次沉积多层无金欧姆金属，在500～700℃下进行合金退火处理，形成源漏电极。本发明能够有效降低欧姆接触电阻，提高HEMT器件频率特性。

公开(公告)号：CN118016689A

公开(公告)日：2024-05-10

申请号：CN202410056570.6

申请日：2024-01-15

Applicant: 湖北九峰山实验室

Inventor： 吴畅 ,  刘安 ,  王凯 ,  李程程 ,  周瑞 ,  刘捷龙 ,  黄镇 ,  何琦 ,  邢绍琨

IPC: H01L29/06 ,  H01L29/778 ,  H01L29/10 ,  H01L21/335

Abstract: 本发明涉及半导体材料技术领域，具体涉及一种无沟道耦合效应的GaN多沟道结构。该结构从下至上包括多个依次交替的GaN沟道层、AlGaN势垒层，所述GaN沟道层与AlGaN势垒层形成GaN/AlGaN异质结，相邻两个所述GaN/AlGaN异质结之间为沟道隔离层。本发明通过在GaN/AlGaN异质结之间设置沟道隔离层，使得各沟道电子之间不再相互影响，多沟道电流可以与沟道数量对应呈倍数增长，从而消除了沟道与沟道之间的耦合效应，且不会引入杂质散射效应，2DEG的电子迁移率不会受到影响。

公开(公告)号：CN117712158A

公开(公告)日：2024-03-15

申请号：CN202311491558.X

申请日：2023-11-08

Applicant: 湖北九峰山实验室

Inventor： 李程程 ,  吴畅 ,  刘安 ,  王凯 ,  刘捷龙

IPC: H01L29/778 ,  H01L21/34 ,  H01L29/08 ,  H01L29/417

Abstract: 本发明涉及半导体器件技术领域，提供一种亚微米源漏的宽禁带半导体HEMT器件及其制作方法，HEMT器件包括衬底、缓冲层、沟道层、势垒层、第一欧姆金属层及第二欧姆金属层；第一欧姆金属层包括第一欧姆金属部和第二欧姆金属部，第一欧姆金属部和第二欧姆金属部均布设于势垒层，第一欧姆金属部与第二欧姆金属部之间存在第一间距；第二欧姆金属层包括第三欧姆金属部和第四欧姆金属部，第三欧姆金属部与第一欧姆金属部部分交叠重合，第四欧姆金属部与第二欧姆金属部交叠重合。该HEMT器件的第一欧姆金属层及第二欧姆金属层形成的源漏电极为双层欧姆金属交叠形成，能够实现缩小源漏间距至小于1μm，对提高器件的频率特性有重要作用，具有低成本高效率的优势。

公开(公告)号：CN117497414A

公开(公告)日：2024-02-02

申请号：CN202311580701.2

申请日：2023-11-23

Applicant: 湖北九峰山实验室

Inventor： 刘安 ,  吴畅 ,  周瑞 ,  李程程 ,  刘捷龙 ,  王凯 ,  黄镇 ,  何琦 ,  邢绍琨

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/06 ,  H01L29/20 ,  H01L29/16

Abstract: 本申请涉及高电子迁移率氧化镓场效应晶体管制备方法及晶体管，方法包括以下步骤：以Fe‑dope Ga2O3为衬底，在衬底上依次由下至上外延生长缓冲层、沟道层和势垒层，势垒层为n型掺杂的AlGaO势垒层与非故意掺杂的势垒层，沟道层为非故意掺杂的高电子迁移率半导体沟道层；在势垒层上沉积再生长掩膜层；蚀刻再生长区域；在再生长区域再生长源漏区域，并去除掩膜；在源漏区域制作源漏欧姆电极；隔离有源区域和无源区域；沉积栅金属电极，制得AlGaO/高电子迁移率半导体/Ga2O3场效应晶体管。本申请通过在Ga2O3场效应晶体管中加入高电子迁移率半导体材料，制得高迁移率、高耐压、低漏电的场效应晶体管器件。

公开(公告)号：CN116367705A

公开(公告)日：2023-06-30

申请号：CN202310301854.2

申请日：2023-03-26

Applicant: 湖北九峰山实验室

Inventor： 李程程 ,  吴畅 ,  郭涛 ,  周瑞 ,  刘捷龙 ,  王凯

IPC: H10N80/10 ,  H10N80/00

Abstract: 本发明公开了一种氧化镓耿氏二极管，包括：氧化镓衬底，位于所述氧化镓衬底上方的氧化镓缓冲层，位于所述氧化镓缓冲层上方的氧化镓沟道层；所述氧化镓沟道层为凸台结构，所述凸台结构中间平台上方有势垒层，所述凸台结构两侧凸台肩部上方有n+Ga2O3层，所述n+Ga2O3层上方有欧姆电极。本发明提供的氧化镓耿氏二极管相对传统的GaAs、GaN耿氏二极管具有更高的输出功率密度，能够更好地满足太赫兹领域的应用需求。

公开(公告)号：CN116053306A

公开(公告)日：2023-05-02

申请号：CN202310098925.3

申请日：2023-01-29

Applicant: 湖北九峰山实验室

Inventor： 郭涛 ,  吴畅 ,  刘捷龙 ,  李程程 ,  王凯 ,  吴佳燕 ,  刘安

IPC: H01L29/24 ,  H01L29/06 ,  H01L29/778 ,  H01L21/34

Abstract: 本发明提供一种基于氮化镓的高电子迁移率晶体管器件及其制备方法，上述的基于氮化镓的高电子迁移率晶体管器件包括：外延衬底、源极、漏极及栅极；外延衬底包括衬底层、m‑GaN层和ε‑Ga2O3层，其中，m‑GaN层设于衬底上，ε‑Ga2O3层设于m‑GaN层背离衬底层的一侧；栅极设于ε‑Ga2O3层背离m‑GaN层的一侧，源极和漏极均设于m‑GaN层背离衬底层的一侧、且位于ε‑Ga2O3层的两端。该高电子迁移率晶体管器件通过在衬底设置m‑GaN层和ε‑Ga2O3层形成ε‑Ga2O3/m‑GaN异质结，其中，ε‑Ga2O3层为势垒层，相较于现有技术，具有器件饱和电流大、器件漏电流低，以及器件稳定性和可靠性高的优点。

公开(公告)号：CN116544274A

公开(公告)日：2023-08-04

申请号：CN202310384509.X

申请日：2023-04-10

Applicant: 湖北九峰山实验室

Inventor： 王凯 ,  吴畅 ,  郭涛 ,  刘捷龙 ,  李程程

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/423 ,  H01L29/10 ,  H01L29/205

Abstract: 本发明涉及一种高频高线性多级多沟道T‑Gate Fin‑HEMT结构，该结构从上至下至少依次包括第1组异质结叠层、第2组异质结叠层......第n组异质结叠层、缓冲层、衬底层，其中，n≥2；源电极和漏电极嵌设在异质结叠层两端；每组异质结叠层均包括沟道层和外延生长在沟道层上的势垒层；栅电极嵌设在位于源电极和漏电极之间的第1组异质结叠层至第n组异质结叠层中，呈阶梯状。该结构既实现了Fin结构的侧栅和顶栅的耦合，同时引入了不同Fin宽的阈值耦合，实现了器件的高线性度。