公开(公告)号：CN111816707B

公开(公告)日：2022-03-08

申请号：CN202010888944.2

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  朱旭晗 ,  祖健 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供一种消除体内曲率效应的等势降场器件及制造方法，包括元胞区与终端区。元胞区中，第一介质氧化层和多晶硅电极构成纵向浮空场板，所述纵向浮空场板分布在整个第二导电类型漂移区中，漏端以相同工艺引入多晶硅电极与漏极相连的纵向场板。本发明中纵向浮空场板辅助耗尽漂移区，提高了器件耐压。但由于靠近漏端的纵向浮空场板钳位了体内电势，使得等势线在槽底集中，造成了器件的提前击穿。漏端纵向场板与漏极相连，将漏端高电位引入器件体内，消除了体内曲率效应，进一步提高器件耐压。终端区中，纵向浮空场板呈环形承担大部分耐压，漏端的纵向场板形成半圆状阵列，缓解了因曲率增大而导致的靠近漏端的槽底电场的进一步提高。

公开(公告)号：CN112164718A

公开(公告)日：2021-01-01

申请号：CN202010888222.7

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  祖健 ,  朱旭晗 ,  方冬 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明提供一种具有控制栅保护层的分离栅器件及其制造方法，包括第一导电类型衬底，第一导电类型漂移区，第二导电类型阱区，重掺杂第一导电类型区，重掺杂第二导电类型区，第二导电类型区，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，第五介质氧化层，控制栅多晶电极，分离栅多晶电极，源极金属接触；所述第二导电类型区位于重掺杂第二导电类型区下方作为控制栅保护层，在关态耐压时将原本指向控制栅的电场线转移至该第二导电类型区的电离负电荷，成功降低了控制栅靠近漂移区位置的电场峰值，消除了该处可能存在的提前击穿。

公开(公告)号：CN111969042A

公开(公告)日：2020-11-20

申请号：CN202010887963.3

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  祖健 ,  朱旭晗 ,  何乃龙 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L29/786 ,  H01L21/336

摘要： 本发明提供一种具有高深宽比体内超结的横向高压器件及其制造方法，包括：第一导电类型漂移区、深槽区域，通过深槽槽底注入形成与第二导电类型衬底相连的第二导电类型区，位于漂移区两侧的第一和第二导电类型阱区和重掺杂区，位于器件表面的控制栅多晶硅电极、第一和第二介质氧化层。所述深槽通过硬掩模层Hard Mask保护刻蚀得到，然后槽底注入得到第二导电类型区与槽底两侧的漂移区一起形成体内超结，并维持电荷平衡，优化了器件体内场，并提供体内低阻通路；超结条宽和深度由深槽刻蚀宽度和深度决定，可以得到高深宽比的体内超结结构。本发明提出的结构提优化了体内场提高器件耐压，同时供了体内低阻通路，进一步降低比导通电阻。

公开(公告)号：CN112164719B

公开(公告)日：2022-03-08

申请号：CN202010888774.8

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  祖健 ,  朱旭晗 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供一种具有等势浮空槽的低阻器件，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中；在相同长度下，介质层能够承受更高的击穿电压，同时浮空电极能够调制漂移区电势分布，使得电势分布均匀，进一步提高了器件耐压，浮空场板辅助耗尽还可以提高漂移区注入剂量，从而降低比导通电阻。

公开(公告)号：CN112382658A

公开(公告)日：2021-02-19

申请号：CN202010890066.8

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  朱旭晗 ,  祖健 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层与同源极相连的多晶硅电极形成纵向场板，平行插入第二导电类型漂移区，形成阶梯状排列的纵向场板阵列。纵向场板呈阶梯状分布，优化了硅层表面电场，提高了器件耐压，且对电流的限制效果减弱，进一步降低了器件的比导通电阻，多晶硅电极与源极相连，降低了器件的栅漏电容。

公开(公告)号：CN111969051B

公开(公告)日：2023-01-24

申请号：CN202010888687.2

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 王卓 ,  祖健 ,  朱旭晗 ,  章文通 ,  方冬 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L29/06

摘要： 本发明提供一种具有高可靠性的分离栅VDMOS器件及其制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一介质氧化层，分离栅多晶电极，第二介质氧化层，第三介质氧化层，控制栅多晶电极，第二导电类型阱区，重掺杂第一导电类型区，重掺杂第二导电类型区，源极金属接触，控制栅金属接触和分离栅金属接触。通过在过渡区增大槽宽，增加一次过渡区栅多晶刻蚀，形成控制栅多晶和栅氧化层包围分离栅金属接触的结构，避免了常规分离栅引出所需要的控制栅和分离栅之间的介质氧化层隔离，杜绝了厚氧隔离所带来的吸硼排磷问题和曲率效应带来的电场集中问题，以及存在厚氧隔离时过渡区耗尽不足问题，消除器件过渡区的提前击穿，保证器件耐压。

公开(公告)号：CN112164719A

公开(公告)日：2021-01-01

申请号：CN202010888774.8

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  祖健 ,  朱旭晗 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供一种具有等势浮空槽的低阻器件，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中；在相同长度下，介质层能够承受更高的击穿电压，同时浮空电极能够调制漂移区电势分布，使得电势分布均匀，进一步提高了器件耐压，浮空场板辅助耗尽还可以提高漂移区注入剂量，从而降低比导通电阻。

公开(公告)号：CN112382658B

公开(公告)日：2021-08-24

申请号：CN202010890066.8

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  朱旭晗 ,  祖健 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层与同源极相连的多晶硅电极形成纵向场板，平行插入第二导电类型漂移区，形成阶梯状排列的纵向场板阵列。纵向场板呈阶梯状分布，优化了硅层表面电场，提高了器件耐压，且对电流的限制效果减弱，进一步降低了器件的比导通电阻，多晶硅电极与源极相连，降低了器件的栅漏电容。

公开(公告)号：CN111969049A

公开(公告)日：2020-11-20

申请号：CN202010888909.0

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  朱旭晗 ,  祖健 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/40 ,  H01L29/739

摘要： 本发明提供一种SOI横向绝缘栅双极晶体管，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；在集电极区域以相同工艺形成与集电极接触电极相连的纵向场板，并且平行插入第二导电类型阱区，形成阳极电阻结构。本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。第二导电类型阱区引入的纵向场板，能够精确控制阳极电阻的大小，消除了snapback现象对器件输出特性的影响，提高器件的稳定性。

公开(公告)号：CN111969049B

公开(公告)日：2022-08-23

申请号：CN202010888909.0

申请日：2020-08-28

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 章文通 ,  朱旭晗 ,  祖健 ,  乔明 ,  李肇基 ,  张波

IPC分类号： H01L29/40 ,  H01L29/739

摘要： 本发明提供一种SOI横向绝缘栅双极晶体管，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；在集电极区域以相同工艺形成与集电极接触电极相连的纵向场板，并且平行插入第二导电类型阱区，形成阳极电阻结构。本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。第二导电类型阱区引入的纵向场板，能够精确控制阳极电阻的大小，消除了snapback现象对器件输出特性的影响，提高器件的稳定性。