-
公开(公告)号：CN111418063B
公开(公告)日：2024-01-30
申请号：CN201880077078.X
申请日：2018-11-09
申请人： 硅存储技术股份有限公司
IPC分类号： H10B41/49 , H01L29/423 , H01L29/788 , H01L21/336 , H10B41/30 , H10B41/41 , H10B41/35 , H10B41/43 , H01L29/49
摘要： 一种存储器设备，该存储器设备包括形成在同一半导体衬底上的存储器单元、逻辑器件和高电压器件。该存储器单元和高电压器件下方的衬底的上表面的部分相对于逻辑器件下方的衬底的上表面部分形成凹陷。该存储器单元包括设置在衬底的沟道区的第一部分上方的多晶硅浮栅，设置在沟道区的第二部分上方的多晶硅字线栅，设置在衬底的源极区上方的多晶硅擦除栅，以及设置在浮栅上方并且通过包括高K电介质的复合绝缘层与浮栅绝缘的金属控制栅。逻辑器件包括设置在衬底上方的金属栅。高电压器件包括设置
-
公开(公告)号：CN112119463B
公开(公告)日：2024-03-29
申请号：CN201980032024.6
申请日：2019-04-16
申请人： 硅存储技术股份有限公司
摘要： 本公开涉及一种存储器设备，该存储器设备具有：成行和列的存储器单元；字线，将存储器单元行的控制栅极连接在一起；位线，将存储器单元列的漏极区电连接在一起；第一子源极线，每个第一子源极线将处于存储器单元行中的一个中和处于第一多个存储器单元列中的源极区电连接在一起；第二子源极线，每个第二子源极线将处于存储器单元行中的一个中和处于第二多个存储器单元列中的源极区电连接在一起；第一源极线和第二源极线；第一选择晶体管，每个第一选择晶体管连接在第一子源极线中的一个与第一源极线之间；第二选择晶体管，每个第二选择晶体管连接在第二子源极线中的一个与第二源极线之间；和选择晶体管线，每个选择晶体管线连接到第一选择晶体管中的一个以及第二选择晶体管中的一个的栅极。
-
公开(公告)号：CN112119463A
公开(公告)日：2020-12-22
申请号：CN201980032024.6
申请日：2019-04-16
申请人： 硅存储技术股份有限公司
摘要： 本公开涉及一种存储器设备，该存储器设备具有：成行和列的存储器单元；字线，将存储器单元行的控制栅极连接在一起；位线，将存储器单元列的漏极区电连接在一起；第一子源极线，每个第一子源极线将处于存储器单元行中的一个中和处于第一多个存储器单元列中的源极区电连接在一起；第二子源极线，每个第二子源极线将处于存储器单元行中的一个中和处于第二多个存储器单元列中的源极区电连接在一起；第一源极线和第二源极线；第一选择晶体管，每个第一选择晶体管连接在第一子源极线中的一个与第一源极线之间；第二选择晶体管，每个第二选择晶体管连接在第二子源极线中的一个与第二源极线之间；和选择晶体管线，每个选择晶体管线连接到第一选择晶体管中的一个以及第二选择晶体管中的一个的栅极。
-
公开(公告)号：CN116058089B
公开(公告)日：2024-01-30
申请号：CN202180047930.0
申请日：2021-02-23
申请人： 硅存储技术股份有限公司
IPC分类号： H10B41/30
摘要： 一种形成存储器单元的方法，该方法包括：在半导体衬底的上表面之上形成第一多晶硅块，并且该第一多晶硅块具有相交于锋利边缘的顶表面和侧表面；形成具有第一部分、第二部分和第三部分的氧化物层，其中该第一部分位于该上表面之上、该第二部分直接位于该侧表面上，并且该第三部分直接位于该锋利边缘上；执行以非均匀方式减薄该氧化物层的蚀刻，使得该第三部分比该第一部分和该第二部分薄；执行使该氧化物层的第一部分、第二部分和第三部分加厚的氧化物沉积，其中在该氧化物沉积之后，该第三部分比该第一部分和该第二部分薄；以及形成第二多晶硅块，该第二多晶硅块具有直接位于该氧化物层的该第一部分上的一部分和直接位于该氧化物层的该第三部分上的另一部分。
-
公开(公告)号：CN116058089A
公开(公告)日：2023-05-02
申请号：CN202180047930.0
申请日：2021-02-23
申请人： 硅存储技术股份有限公司
IPC分类号： H10B41/30
摘要： 一种形成存储器单元的方法，该方法包括：在半导体衬底的上表面之上形成第一多晶硅块，并且该第一多晶硅块具有相交于锋利边缘的顶表面和侧表面；形成具有第一部分、第二部分和第三部分的氧化物层，其中该第一部分位于该上表面之上、该第二部分直接位于该侧表面上，并且该第三部分直接位于该锋利边缘上；执行以非均匀方式减薄该氧化物层的蚀刻，使得该第三部分比该第一部分和该第二部分薄；执行使该氧化物层的第一部分、第二部分和第三部分加厚的氧化物沉积，其中在该氧化物沉积之后，该第三部分比该第一部分和该第二部分薄；以及形成第二多晶硅块，该第二多晶硅块具有直接位于该氧化物层的该第一部分上的一部分和直接位于该氧化物层的该第三部分上的另一部分。
-
公开(公告)号：CN111418063A
公开(公告)日：2020-07-14
申请号：CN201880077078.X
申请日：2018-11-09
申请人： 硅存储技术股份有限公司
IPC分类号： H01L27/11546 , H01L29/423 , H01L29/788 , H01L21/336 , H01L27/11521 , H01L27/11529 , H01L27/11524 , H01L27/11534 , H01L29/49
摘要： 一种存储器设备，该存储器设备包括形成在同一半导体衬底上的存储器单元、逻辑器件和高电压器件。该存储器单元和高电压器件下方的衬底的上表面的部分相对于逻辑器件下方的衬底的上表面部分形成凹陷。该存储器单元包括设置在衬底的沟道区的第一部分上方的多晶硅浮栅，设置在沟道区的第二部分上方的多晶硅字线栅，设置在衬底的源极区上方的多晶硅擦除栅，以及设置在浮栅上方并且通过包括高K电介质的复合绝缘层与浮栅绝缘的金属控制栅。逻辑器件包括设置在衬底上方的金属栅。高电压器件包括设置在衬底上方的多晶硅栅。
-
公开(公告)号：CN114616625A
公开(公告)日：2022-06-10
申请号：CN202080071209.0
申请日：2020-03-12
申请人： 硅存储技术股份有限公司
IPC分类号： G11C16/04 , G11C16/08 , G11C16/10 , G11C16/16 , G11C16/24 , G11C16/26 , H01L27/11521 , H01L29/423 , H01L29/788
摘要： 一种存储器单元阵列，该存储器单元阵列具有：以行和列布置的存储器单元；第一子源极线，其各自将位于一个行中以及位于第一多个列中的源极区连接在一起；第二子源极线，其各自将位于一个行中以及位于第二多个列中的源极区连接在一起；第一擦除栅线和第二擦除栅线，其各自将分别位于第一多个列和第二多个列中的所有擦除栅连接在一起；第一选择晶体管，其各自连接在第一子源极线中的一条第一子源极线与多条源极线中的一条源极线之间，第二选择晶体管，其各自连接在第二子源极线中的一条第二子源极线与源极线中的一条源极线之间；第一选择晶体管线，其连接到第一选择晶体管的栅极，和第二选择晶体管线，其连接到第二选择晶体管的栅极。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.031 秒)
