公开(公告)号：CN111640461B

公开(公告)日：2021-12-03

申请号：CN202010445738.4

申请日：2020-05-22

申请人： 福建省晋华集成电路有限公司

发明人： 陈志远 ,  陈辉煌 ,  吴巍

IPC分类号： G11C11/409 ,  G11C11/4074 ,  G11C11/408

摘要： 本发明提供了一种DRAM的操作方法，被操作的DRAM的每个所述存储阵列片包括多条字线和多个按阵列排布的存储单元，每个所述存储单元具有相互独立的第一栅极和第二栅极，在读和/或写时，向同一个所述存储阵列片中所有的第一栅极均施加第一电压，并向同一个所述存储阵列片中的被选中的第二栅极施加第二电压，向同一个所述存储阵列片中的未被选中的第二栅极施加第三电压，且第一电压、第二电压和第三电压均不相同，由此可以减少栅极引发漏极漏电流以及衬底漏电流，继而改善栅极引发漏极漏电流现象影响读写操作效能的问题，进而提高DRAM的读写操作效能。

公开(公告)号：CN111640461A

公开(公告)日：2020-09-08

申请号：CN202010445738.4

申请日：2020-05-22

申请人： 福建省晋华集成电路有限公司

发明人： 陈志远 ,  陈辉煌 ,  吴巍

IPC分类号： G11C11/409 ,  G11C11/4074 ,  G11C11/408

摘要： 本发明提供了一种DRAM的操作方法，被操作的DRAM的每个所述存储阵列片包括多条字线和多个按阵列排布的存储单元，每个所述存储单元具有相互独立的第一栅极和第二栅极，在读和/或写时，向同一个所述存储阵列片中所有的第一栅极均施加第一电压，并向同一个所述存储阵列片中的被选中的第二栅极施加第二电压，向同一个所述存储阵列片中的未被选中的第二栅极施加第三电压，且第一电压、第二电压和第三电压均不相同，由此可以减少栅极引发漏极漏电流以及衬底漏电流，继而改善栅极引发漏极漏电流现象影响读写操作效能的问题，进而提高DRAM的读写操作效能。