-
公开(公告)号：CN118073418A
公开(公告)日：2024-05-24
申请号：CN202410185701.0
申请日：2024-02-19
申请人： 福建省晋华集成电路有限公司
摘要： 本发明提供一种半导体器件及其制作方法，包括：衬底；第一金属层与第二金属层，设置在所述衬底上；第一绝缘层，设置在所述第一金属层与所述第二金属层之间；通道结构，设置在所述衬底上，贯穿所述第二金属层和所述第一绝缘层，且所述通道结构的底面位在所述第一金属层内；以及第一阻障层，设置在所述第一金属层与所述通道结构之间，所述第一阻障层的底面高于所述第一金属层的底面。通道结构垂直穿过第二金属层、第一绝缘层，其底部位在第一金属层内，在通道结构与第一金属层之间设置有第一阻障层，可以避免通道结构直接与第一金属层接触，阻挡来自第一金属层的金属离子扩散并污染通道结构。
-
公开(公告)号：CN116723695A
公开(公告)日：2023-09-08
申请号：CN202310661380.2
申请日：2023-06-06
申请人： 福建省晋华集成电路有限公司
IPC分类号： H10B12/00
摘要： 本发明公开了一种存储器结构，包括衬底、设置在衬底上的第一元件层，以及设置在衬底和第一元件层之间的第二元件层。第一元件层中包括多个存储区块，以及用于控制存储区块的存储单元的多条字线和位线。第二元件层包括第一周边区块和第二周边区块，其中于垂直方向上，第一周边区块和第二周边区块分别与相邻的两个存储区块部分重叠，本公开实施例可以提高存储区块的面积比，在有限的晶片面积内获得更高的存储容量。
-
公开(公告)号：CN111640461A
公开(公告)日：2020-09-08
申请号：CN202010445738.4
申请日：2020-05-22
申请人： 福建省晋华集成电路有限公司
IPC分类号： G11C11/409 , G11C11/4074 , G11C11/408
摘要： 本发明提供了一种DRAM的操作方法，被操作的DRAM的每个所述存储阵列片包括多条字线和多个按阵列排布的存储单元，每个所述存储单元具有相互独立的第一栅极和第二栅极，在读和/或写时，向同一个所述存储阵列片中所有的第一栅极均施加第一电压，并向同一个所述存储阵列片中的被选中的第二栅极施加第二电压，向同一个所述存储阵列片中的未被选中的第二栅极施加第三电压，且第一电压、第二电压和第三电压均不相同，由此可以减少栅极引发漏极漏电流以及衬底漏电流，继而改善栅极引发漏极漏电流现象影响读写操作效能的问题，进而提高DRAM的读写操作效能。
-
公开(公告)号：CN111640461B
公开(公告)日：2021-12-03
申请号：CN202010445738.4
申请日：2020-05-22
申请人： 福建省晋华集成电路有限公司
IPC分类号： G11C11/409 , G11C11/4074 , G11C11/408
摘要： 本发明提供了一种DRAM的操作方法，被操作的DRAM的每个所述存储阵列片包括多条字线和多个按阵列排布的存储单元，每个所述存储单元具有相互独立的第一栅极和第二栅极，在读和/或写时，向同一个所述存储阵列片中所有的第一栅极均施加第一电压，并向同一个所述存储阵列片中的被选中的第二栅极施加第二电压，向同一个所述存储阵列片中的未被选中的第二栅极施加第三电压，且第一电压、第二电压和第三电压均不相同，由此可以减少栅极引发漏极漏电流以及衬底漏电流，继而改善栅极引发漏极漏电流现象影响读写操作效能的问题，进而提高DRAM的读写操作效能。
-
公开(公告)号：CN117936458A
公开(公告)日：2024-04-26
申请号：CN202311725920.5
申请日：2023-12-14
申请人： 福建省晋华集成电路有限公司
IPC分类号： H01L21/768
摘要： 本发明公开了一种半导体器件，其包含衬底、第一金属层位于所述衬底上、第一介电层位于所述第一金属层上、双镶嵌金属结构穿过所述第一金属层与所述第一介电层且部分位于所述衬底内、氧化半导体层位于所述双镶嵌金属结构与所述第一金属层之间、金属氧化物层位于所述氧化半导体层上且介于所述双镶嵌金属结构与所述氧化半导体层之间，其中所述氧化半导体层的顶面低于所述第一介电层的顶面，所述金属氧化物层包含两种及以上金属元素，并覆盖所述氧化半导体层的顶面。
-
公开(公告)号：CN220140072U
公开(公告)日：2023-12-05
申请号：CN202321421522.X
申请日：2023-06-06
申请人： 福建省晋华集成电路有限公司
IPC分类号： H10B12/00
摘要： 本实用新型公开了一种存储器结构，包括衬底、设置在衬底上的第一元件层，以及设置在衬底和第一元件层之间的第二元件层。第一元件层中包括多个存储区块，以及用于控制存储区块的存储单元的多条字线和位线。第二元件层包括第一周边区块和第二周边区块，其中于垂直方向上，第一周边区块和第二周边区块分别与相邻的两个存储区块部分重叠，本公开实施例可以提高存储区块的面积比，在有限的晶片面积内获得更高的存储容量。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.038 秒)
