公开(公告)号：CN102195618B

公开(公告)日：2015-09-09

申请号：CN201110039457.X

申请日：2011-02-15

Applicant: 罗姆股份有限公司

Inventor： 木村启明 ,  饭田淳 ,  浊池康次 ,  市田善信

IPC: H03K3/45 ,  G11C11/22

CPC classification number: G11C14/0072 ,  H03K3/356008 ,  H03K3/45 ,  H03K19/0016

Abstract: 本发明提出了一种数据保持器件，包括：环路结构部分LOOP，使用在环路中连接的多个逻辑门(NAND3和NAND4)来保持数据；非易失性存储部分(NVM)，使用铁电元件的磁滞特性以非易失性方式存储保持在环路结构部分(LOOP)中的数据；电路分离部分(SEP)，用于将环路结构部分(LOOP)与非易失性存储部分(NVM)电分离；以及设置/重置控制器(SRC)，基于存储在非易失性存储部分(NVM)中的数据来产生预定设置信号(SNL)或重置信号(RNL)，其中，根据所述设置信号(SNL)和重置信号(RNL)将多个逻辑门分别设置和重置为任意输出逻辑电平。

公开(公告)号：CN102195618A

公开(公告)日：2011-09-21

申请号：CN201110039457.X

申请日：2011-02-15

Applicant: 罗姆股份有限公司

Inventor： 木村启明 ,  饭田淳 ,  浊池康次 ,  市田善信

IPC: H03K3/45 ,  G11C11/22

CPC classification number: G11C14/0072 ,  H03K3/356008 ,  H03K3/45 ,  H03K19/0016

Abstract: 本发明提出了一种数据保持器件，包括：环路结构部分LOOP，使用在环路中连接的多个逻辑门(NAND3和NAND4)来保持数据；非易失性存储部分(NVM)，使用铁电元件的磁滞特性以非易失性方式存储保持在环路结构部分(LOOP)中的数据；电路分离部分(SEP)，用于将环路结构部分(LOOP)与非易失性存储部分(NVM)电分离；以及设置/重置控制器(SRC)，基于存储在非易失性存储部分(NVM)中的数据来产生预定设置信号(SNL)或重置信号(RNL)，其中，根据所述设置信号(SNL)和重置信号(RNL)将多个逻辑门分别设置和重置为任意输出逻辑电平。