-
公开(公告)号：CN101102423A
公开(公告)日：2008-01-09
申请号：CN200710128646.8
申请日：2007-07-09
Applicant: 罗姆股份有限公司
CPC classification number: H04N5/37452 , H04N5/357 , H04N5/374 , H04N5/3745
Abstract: 一种光电转换电路，其中包括：光电转换元件，其生成与接收到的光量相对应的检测电流；电容器，其一端与光电转换元件的一端连接，并从这一端引出与检测电流的积分值相对应的端子电压；以及放大器，其接收电容器的端子电压，并生成与如此接收到的端子电压对应的放大信号。所述光电转换电路利用放大器的放大信号输出最终的光信号(输出电流)。作为可成为电容器的充电/放电路径的电流路径，所述光电转换电路仅包括经由光电转换元件的电流路径。采用这样的结构，通过最大利用从光电转换元件获得的电能，从而增强对于光的灵敏度并改进接收到的光信号的S/N比。
-
公开(公告)号：CN1268247A
公开(公告)日：2000-09-27
申请号：CN98808604.2
申请日：1998-08-21
Applicant: 罗姆股份有限公司
IPC: H01L27/10 , H01L21/8239 , H01L21/318 , H01L21/822 , H01L27/04
CPC classification number: H01L28/56 , H01L21/3185 , H01L21/76895 , H01L28/60
Abstract: 一种半导体器件,具有使强电介质的磁滞特性不易劣化、在高温度下可靠性高的特征。形成由细密的氮化硅膜构成的钝化膜以覆盖强电介质电容,防止来自外部的水分渗入。控制钝化膜的成膜气体中SiH4及NH3所占的容量百分比,降低钝化膜所包含的氢浓度。强电介质电容的上部电极是将IrO2和Ir依次堆积而成两层结构的电极,所以在成膜过程中以及成膜之后,钝化膜中的氢含量都比较少。因此,能控制因氢引起的强电介质电容的磁滞特性劣化。
-
公开(公告)号：CN101960531A
公开(公告)日：2011-01-26
申请号：CN200980106654.X
申请日：2009-01-08
Applicant: 罗姆股份有限公司
IPC: G11C11/22
CPC classification number: G11C11/22 , G11C7/12 , G11C11/4094
Abstract: 本发明提供一种铁电存储器装置。通过按DRAM模式和FRAM模式分别设定BL上的电容，使DRAM模式下的BL电容减小化导致的高速化，和在FRAM模式下的BL电容确保兼顾并存。铁电存储器装置包括：在列方向配置的多个位线BL；在行方向配置的多个字线WL；多个极板线PL和位线电容控制线BLC；配置于多个位线BL与多个字线WL以及多个极板线PL的交叉部、且由铁电电容器CF和存储器单元晶体管QM构成的铁电存储器单元(32)；配置于多个位线BL和位线电容控制线BLC的交叉部、且由负载电容CL和负载电容调节晶体管QL构成的负载电容调节单元(34)。
-
公开(公告)号：CN101960719B
公开(公告)日：2013-05-01
申请号：CN200980107095.4
申请日：2009-01-08
Applicant: 罗姆股份有限公司
IPC: H03K19/00
CPC classification number: H03K19/20 , G11C11/22 , H03K3/0375
Abstract: 本发明提供一种非易失性存储门装入型逻辑电路，其装入电源断开后也可以保持数据的非易失性存储门，当进入待机状态时，可以同时断开电源。非易失性存储门装入型逻辑电路(10)具备具有逻辑门(16)的逻辑运算部(14)和非易失性存储门(12)，所述非易失性存储门(12)具有：非易失性存储部(18)；数据接口控制部(22)，其邻接于非易失性存储部(18)而配置，接收用于向非易失性存储部(18)的数据写入及从非易失性存储部(18)的数据读取的非易失性存储控制信号(NVCTL)；易失性存储部(24)，其邻接于非易失性存储部(18)而配置，接收数据输入信号(D)及时钟信号(CLK)，输出数据输出信号(Q)。
-
Patent Agency Ranking
公开(公告)号：CN101960531B
公开(公告)日：2014-09-10
申请号：CN200980106654.X
申请日：2009-01-08
Applicant: 罗姆股份有限公司
IPC: G11C11/22
CPC classification number: G11C11/22 , G11C7/12 , G11C11/4094
Abstract: 本发明提供一种铁电存储器装置。通过按DRAM模式和FRAM模式分别设定BL上的电容，使DRAM模式下的BL电容减小化导致的高速化，和在FRAM模式下的BL电容确保兼顾并存。铁电存储器装置包括：在列方向配置的多个位线BL；在行方向配置的多个字线WL；多个极板线PL和位线电容控制线BLC；配置于多个位线BL与多个字线WL以及多个极板线PL的交叉部、且由铁电电容器CF和存储器单元晶体管QM构成的铁电存储器单元(32)；配置于多个位线BL和位线电容控制线BLC的交叉部、且由负载电容CL和负载电容调节晶体管QL构成的负载电容调节单元(34)。
-
公开(公告)号：CN101960719A
公开(公告)日：2011-01-26
申请号：CN200980107095.4
申请日：2009-01-08
Applicant: 罗姆股份有限公司
IPC: H03K19/00
CPC classification number: H03K19/20 , G11C11/22 , H03K3/0375
Abstract: 本发明提供一种非易失性存储门装入型逻辑电路，其装入电源断开后也可以保持数据的非易失性存储门，当进入待机状态时，可以同时断开电源。非易失性存储门装入型逻辑电路(10)具备具有逻辑门(16)的逻辑运算部(14)和非易失性存储门(12)，所述非易失性存储门(12)具有：非易失性存储部(18)；数据接口控制部(22)，其邻接于非易失性存储部(18)而配置，接收用于向非易失性存储部(18)的数据写入及从非易失性存储部(18)的数据读取的非易失性存储控制信号(NVCTL)；易失性存储部(24)，其邻接于非易失性存储部(18)而配置，接收数据输入信号(D)及时钟信号(CLK)，输出数据输出信号(Q)。
-
公开(公告)号：CN101690176A
公开(公告)日：2010-03-31
申请号：CN200880021649.4
申请日：2008-08-18
Applicant: 罗姆股份有限公司
IPC: H04N5/335 , H01L27/146 , H01L31/10
CPC classification number: H01L27/14609 , H01L27/14643 , H04N5/335 , H04N5/3559 , H04N5/374
Abstract: 本发明提供一种光电变换电路。光电变换电路(P11～Pmn)具备：光电变换元件(PD)，其一端被施加偏压，从另一端输出与受光量相应的光电流；和光电流检测部(11～13)，将光电变换元件(PD)的另一端电压钳制在规定的电位上且检测所述光电流。
-
公开(公告)号：CN101194378A
公开(公告)日：2008-06-04
申请号：CN200680020289.7
申请日：2006-06-06
Applicant: 罗姆股份有限公司
IPC: H01L51/50
CPC classification number: H01L51/5234 , H01L27/3244 , H01L51/5271 , H01L2251/5315
Abstract: 本发明涉及有机EL元件、有机EL显示装置和有机EL元件的制造方法。有机EL发光元件(A1)具备：相互相对配置的阳极(2)和阴极(4)；和介于所述阳极(2)和阴极(4)之间，并且包括发光层(3b)的有机层(3)。阴极(4)由MgAg合金构成，且具有200以下的厚度。优选阴极(4)的厚度为40～100的范围。
-
公开(公告)号：CN202495040U
公开(公告)日：2012-10-17
申请号：CN201120399104.6
申请日：2011-10-14
Applicant: 罗姆股份有限公司
Inventor： 渊上贵昭
IPC: G06F21/00
CPC classification number: G06F13/4265
Abstract: 本实用新型的验证系统是在母设备1和从属设备2之间进行单向或双向验证，其中母设备1和从属设备2分别包含非挥发性地存储验证处理用键码的母机侧存储器件11和从属侧存储器件21，且至少从属侧存储器件21是利用铁电体元件的滞后特性的非挥发性逻辑电路、或铁电体存储器。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
