公开(公告)号：CN1748199A

公开(公告)日：2006-03-15

申请号：CN200480003727.X

申请日：2004-02-02

Applicant: 罗姆股份有限公司

Inventor： 龟山充隆 ,  羽生贵弘 ,  木村启明 ,  藤森敬和 ,  中村孝 ,  高须秀视

IPC: G06F7/00

CPC classification number: G11C15/046 ,  G06F7/4824 ,  G06F7/5332 ,  G06F2207/3884

Abstract: 提供一种可以用非易失性存储元件，存储数据和进行高可靠性并且高速的数据逻辑运算的逻辑运算电路等。以让用于负载的强电介质电容器(Cs′)的残留极化状态(s′)与用于存储的强电介质电容器(Cs)的残留极化状态(s)相反的方式，积极变更强电介质电容器(Cs′)的残留极化状态。在运算动作中，当基准电位c＝0时，即便将第二被运算数据x＝1赋予残留极化状态s(第一被运算数据)＝0的强电介质电容器(Cs)，强电介质电容器(Cs)也不发生极化反相。即便进行s＝0、x＝1以外的组合，强电介质电容器(Cs)也不发生极化反相。又，当将x＝1赋予s＝0的强电介质电容器(Cs)时耦合节点表示的电位VA＝VA(0)，与当将x＝1赋予s＝1的强电介质电容器(Cs)时耦合节点表示的电位VA＝VA(1)之差大。

公开(公告)号：CN1625837A

公开(公告)日：2005-06-08

申请号：CN03802858.1

申请日：2003-01-22

Applicant: 罗姆股份有限公司

Inventor： 龟山充隆 ,  羽生贵弘 ,  木村启明 ,  藤森敬和 ,  中村孝 ,  高须秀视

IPC: H03K19/20 ,  H03K19/185 ,  G11C11/22 ,  G11C11/15

CPC classification number: G11C11/22 ,  G11C7/1006 ,  H03K19/185

Abstract: 提供一种能够使用强电介质电容进行数据逻辑运算的逻辑运算电路和逻辑运算方法。逻辑运算电路(1)具备强电介质电容(CF1、CF2)、晶体管(MP)。强电介质电容(CF1)保持着逻辑算子所对应的极化状态P1。在运算、存储动作时，在强电介质电容(CF1)的第1端子(3)和第2端子(5)上分别施加第1运算数据y1＝1所对应的电源电位Vdd和第2运算数据y2＝0所对应的接地电位GND。由此，强电介质电容(CF1)的极化状态移至P4。P4所对应的残留极化状态为P2。对于y1和y2的组合(0－0，0－1，1－0，1－1)，残留极化状态为P1，P1，P2，P1。在以后的读出动作中，通过晶体管(MP)得到对应于该残留极化状态的输出。

公开(公告)号：CN1291553C

公开(公告)日：2006-12-20

申请号：CN03802859.X

申请日：2003-01-22

Applicant: 罗姆股份有限公司

Inventor： 龟山充隆 ,  羽生贵弘 ,  木村启明 ,  藤森敬和 ,  中村孝 ,  高须秀视

IPC: H03K19/20 ,  H03K19/185 ,  G11C11/22 ,  G11C11/15

CPC classification number: H03K19/185 ,  G11C7/1006 ,  G11C11/22 ,  G11C2207/104 ,  H03K19/16

Abstract: 提供一种使用强电介质电容能够进行数据逻辑运算的逻辑运算电路和逻辑运算方法。逻辑运算电路(1)具备强电介质电容(CF)、晶体管(MP)。强电介质电容(CF)保持着第1运算数据(y)所对应的极化状态P1(y＝1)或者P2(y＝0)。在运算动作时，在强电介质电容(CF)的第1端子(3)预充电到电源电位(Vdd)之后，将第2运算数据(x)所对应的电位即接地电位(GND，x＝1)或者电源电位(Vdd，x＝0)，通过位线(BL)，施加在第2端子(5)上。根据适当设定晶体管(MP)的阈值电压(Vth)，对y和x的组合(0-0，0-1，1-0，1-1)，晶体管(MP)为(ON、ON、ON、OFF)。

公开(公告)号：CN100465875C

公开(公告)日：2009-03-04

申请号：CN200480003727.X

申请日：2004-02-02

Applicant: 罗姆股份有限公司

Inventor： 龟山充隆 ,  羽生贵弘 ,  木村启明 ,  藤森敬和 ,  中村孝 ,  高须秀视

IPC: G06F7/00

CPC classification number: G11C15/046 ,  G06F7/4824 ,  G06F7/5332 ,  G06F2207/3884

Abstract: 提供一种可以用非易失性存储元件，存储数据和进行高可靠性并且高速的数据逻辑运算的逻辑运算电路等。以让用于负载的强电介质电容器(Cs′)的残留极化状态(s′)与用于存储的强电介质电容器(Cs)的残留极化状态(s)相反的方式，积极变更强电介质电容器(Cs′)的残留极化状态。在运算动作中，当基准电位c＝0时，即便将第二被运算数据x＝1赋予残留极化状态s(第一被运算数据)＝0的强电介质电容器(Cs)，强电介质电容器(Cs)也不发生极化反相。即便进行s＝0、x＝1以外的组合，强电介质电容器(Cs)也不发生极化反相。又，当将x＝1赋予s＝0的强电介质电容器(Cs)时耦合节点表示的电位VA＝VA(0)，与当将x＝1赋予s＝1的强电介质电容器(Cs)时耦合节点表示的电位VA＝VA(1)之差大。

公开(公告)号：CN1291552C

公开(公告)日：2006-12-20

申请号：CN03802858.1

申请日：2003-01-22

Applicant: 罗姆股份有限公司

Inventor： 龟山充隆 ,  羽生贵弘 ,  木村启明 ,  藤森敬和 ,  中村孝 ,  高须秀视

IPC: H03K19/20 ,  H03K19/185 ,  G11C11/22 ,  G11C11/15

CPC classification number: G11C11/22 ,  G11C7/1006 ,  H03K19/185

Abstract: 提供一种能够使用强电介质电容进行数据逻辑运算的逻辑运算电路和逻辑运算方法。逻辑运算电路(1)具备强电介质电容(CF1、CF2)、晶体管(MP)。强电介质电容(CF1)保持着逻辑算子所对应的极化状态P1。在运算、存储动作时，在强电介质电容(CF1)的第1端子(3)和第2端子(5)上分别施加第1运算数据y1＝1所对应的电源电位Vdd和第2运算数据y2＝0所对应的接地电位GND。由此，强电介质电容(CF1)的极化状态移至P4。P4所对应的残留极化状态为P2。对于y1和y2的组合(0-0，0-1，1-0，1-1)，残留极化状态为P1，P1，P2，P1。在以后的读出动作中，通过晶体管(MP)得到对应于该残留极化状态的输出。

公开(公告)号：CN1625838A

公开(公告)日：2005-06-08

申请号：CN03802859.X

申请日：2003-01-22

Applicant: 罗姆股份有限公司

Inventor： 龟山充隆 ,  羽生贵弘 ,  木村启明 ,  藤森敬和 ,  中村孝 ,  高须秀视

IPC: H03K19/20 ,  H03K19/185 ,  G11C11/22 ,  G11C11/15

CPC classification number: H03K19/185 ,  G11C7/1006 ,  G11C11/22 ,  G11C2207/104 ,  H03K19/16

Abstract: 提供一种使用强电介质电容能够进行数据逻辑运算的逻辑运算电路和逻辑运算方法。逻辑运算电路(1)具备强电介质电容(CF)、晶体管(MP)。强电介质电容(CF)保持着第1运算数据(y)所对应的极化状态P1(y＝1)或者P2(y＝0)。在运算动作时，在强电介质电容(CF)的第1端子(3)预充电到电源电位(Vdd)之后，将第2运算数据(x)所对应的电位即接地电位(GND，x＝1)或者电源电位(Vdd，x＝0)，通过位线(BL)，施加在第2端子(5)上。根据适当设定晶体管(MP)的阈值电压(Vth)，对y和x的组合(0－0，0－1，1－0，1－1)，晶体管(MP)为(ON、ON、ON、OFF)。