增加DRAM单元电容器中的电极表面积的方法

    公开(公告)号:CN1643678B

    公开(公告)日:2010-04-28

    申请号:CN03806111.2

    申请日:2003-01-16

    Abstract: 本发明提供了形成半导体电路中的电容器的下电极的方法及通过该方法形成的电容器。下电极通过形成膨体底层并在其上沉积导电材料而制作成。在形成下电极的方法的一实施例中,膨体层通过壳体的绝缘层的上面沉积包含烃嵌段和含硅嵌段的聚合材料、并随后通过将聚合薄膜曝露在UV辐射及臭氧中而使其转换为浮雕或多孔纳米结构,从而形成质地粗糙的多孔或浮雕碳氧化硅薄膜。导电材料接着被沉积在膨体层上,从而得到具有上粗糙表面的下电极。在形成下电极的方法的另一实施例中,膨体底层通过沉积位于上面的第一和第二导电金属层、并使金属层退火以形成表面位错而得以形成,其优选结构为周期网络。接下来,导电金属以气相沉积,并在膨体层的表面位错上凝聚,从而形成岛簇形式的纳米结构。电容器通过在所形成的下电极上沉积介质层并在介质层上形成上电容器电极而得以完成。电容器在制造DRAM单元时特别有用。

    增加DRAM单元电容器中的电极表面积的方法

    公开(公告)号:CN1643678A

    公开(公告)日:2005-07-20

    申请号:CN03806111.2

    申请日:2003-01-16

    Abstract: 本发明提供了形成半导体电路中的电容器的下电极的方法及通过该方法形成的电容器。下电极通过形成膨体底层并在其上沉积导电材料而制作成。在形成下电极的方法的一实施例中,膨体层通过壳体的绝缘层的上面沉积包含烃嵌段和含硅嵌段的聚合材料、并随后通过将聚合薄膜暴露在UV辐射及臭氧中而使其转换为浮雕或多孔纳米结构,从而形成质地粗糙的多孔或浮雕碳氧化硅薄膜。导电材料接着被沉积在膨体层上,从而得到具有上粗糙表面的下电极。在形成下电极的方法的另一实施例中,膨体底层通过沉积位于上面的第一和第二导电金属层、并使金属层退火以形成表面位错而得以形成,其优选结构为周期网络。接下来,导电金属以气相沉积,并在膨体层的表面位错上凝聚,从而形成岛簇形式的纳米结构。电容器通过在所形成的下电极上沉积介质层并在介质层上形成上电容器电极而得以完成。电容器在制造DRAM单元时特别有用。

Patent Agency Ranking