公开(公告)号：CN104934441B

公开(公告)日：2018-03-30

申请号：CN201510213267.3

申请日：2015-04-29

Applicant: 京东方科技集团股份有限公司 ,  北京京东方显示技术有限公司

Inventor： 张小祥 ,  郭总杰 ,  刘正 ,  张治超 ,  刘明悬 ,  陈曦

IPC: H01L27/12 ,  H01L23/64 ,  H01L21/77 ,  G02F1/1368

CPC classification number: H01L27/1255 ,  H01L27/124 ,  H01L27/1288 ,  H01L28/82 ,  H01L28/88 ,  H01L29/41733

Abstract: 本发明实施例提供一种GOA单元及其制作方法、栅极驱动电路及显示器件，涉及显示技术领域，能够避免由于GOA单元中电容的存在而导致在显影工艺中过多的显影液流向TFT单元区域，造成TFT沟道过宽的问题。所述GOA单元包括：在基板上形成的TFT模块和电容结构，TFT模块包括：栅极、源极和漏极，电容结构包括：用于形成第一电容的第一电极和第二电极；TFT模块的栅极与电容结构的第一电极同层设置，TFT模块的源极、漏极与电容结构的第二电极同层设置，且第二电极具有沟槽。本发明实施例用于显示器件。

公开(公告)号：CN104541348B

公开(公告)日：2018-01-02

申请号：CN201380044088.0

申请日：2013-06-28

Applicant: 英特尔公司

Inventor： D.S.加德纳 ,  金薇 ,  陈朝晖 ,  C.W.霍滋瓦斯 ,  C.L.平特 ,  B.K.莫恩 ,  J.L.古斯塔夫森

IPC: H01G4/005

CPC classification number: H01G11/26 ,  H01G9/0029 ,  H01G11/04 ,  H01G11/30 ,  H01G11/86 ,  H01L28/82 ,  Y02E60/13 ,  Y10T29/417

Abstract: 能量储存装置包括：第一电极(110，510)，其包括包含第一电解质(150，514)的第一多个通道(111，512)；以及第二电极(120，520)，其中包括包含第二电解质(524)的第二多个通道(121，522)。第一电极具有第一表面(115，511)，以及第二电极具有第二表面(125，521)。第一和第二电极中的至少一个是多孔硅电极，以及第一和第二表面中的至少一个包括钝化层(535)。

公开(公告)号：CN103663344B

公开(公告)日：2017-02-15

申请号：CN201310415336.X

申请日：2013-09-12

Applicant: 快捷半导体(苏州)有限公司 ,  快捷半导体公司

Inventor： 戴维·L·马克斯 ,  B·伯坎肖 ,  J·布雷泽克

IPC: H01L23/48

CPC classification number: B81B7/007 ,  B81B7/0041 ,  B81B7/02 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2201/0264 ,  B81B2203/0136 ,  B81B2203/0315 ,  B81B2207/096 ,  G01P15/125 ,  G01P15/18 ,  H01L23/481 ,  H01L28/40 ,  H01L28/60 ,  H01L28/82 ,  H01L29/84 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本申请涉及一种包括多材料填充物的改进型硅通孔。一种装置包括：衬底，其具有设置在所述衬底内的至少一个孔，其中，所述衬底包括：沟槽，其具有大体上成梯形的横截面，所述沟槽贯穿所述衬底在所述衬底的下表面和所述衬底的上表面之间延伸，其中，所述沟槽的顶部通向顶部开口，并且所述沟槽的底部通向底部开口，所述顶部开口比所述底部开口要大。所述装置可以包括：口状体，其围绕所述顶部开口并且在所述上表面和所述顶部开口之间延伸，其中，所述上表面的口状体开口比所述沟槽的所述顶部开口要大，其中，所述孔包括：电介质层，其设置在沟槽的内表面上。所述装置包括：填充物，其设置在所述沟槽内，所述电介质层夹在所述填充物和所述衬底之间。

公开(公告)号：CN102906834B

公开(公告)日：2016-03-16

申请号：CN201080066031.7

申请日：2010-04-02

Applicant: 英特尔公司

Inventor： D·S·加德纳 ,  E·C·汉娜 ,  R·陈 ,  J·L·古斯塔夫松

IPC: H01G4/005

CPC classification number: H01G11/86 ,  H01G2/02 ,  H01G9/048 ,  H01G11/24 ,  H01G11/26 ,  H01G11/36 ,  H01G11/52 ,  H01G11/54 ,  H01L28/82 ,  Y02E60/13

Abstract: 在一个实施例中，电荷存储设备包括通过分离器(130)相互分离的第一(110)和第二(120)导电结构。所述第一和第二导电结构中的至少一个包括包含多个通道(111、121)的多孔结构。所述通道中的每一个具有位于所述多孔结构的表面(115，125)上的开口(112、122)。在另一实施例中，所述电荷存储设备包括多个纳米结构(610)和与至少一些纳米结构物理接触的电解质(650)。介电常数至少为3.9的材料(615)可以设置在所述电解质与所述纳米结构之间。

公开(公告)号：CN104471675A

公开(公告)日：2015-03-25

申请号：CN201380034371.5

申请日：2013-06-14

Applicant: 株式会社村田制作所

Inventor： 野村雅信 ,  竹岛裕

IPC: H01L21/027 ,  G03F9/00 ,  H01L21/3065

CPC classification number: H01G4/12 ,  G03F9/7076 ,  G03F9/708 ,  H01G4/33 ,  H01L21/31144 ,  H01L28/82 ,  H01L28/60

Abstract: 本发明的目的在于提供一种能够将损伤较少的对准标记用于蚀刻时的光掩膜的定位的薄膜层叠元件的制造方法。本发明的薄膜层叠元件的制造方法具备：第二工序，在该第二工序中通过使用了光蚀刻法的蚀刻来在薄膜层叠体(7)上形成元件部(10)以及对准标记；以及第三工序，在该第三工序中具有：在薄膜层叠体(7)上涂覆感光性抗蚀剂的步骤、将具有对准图案的光掩膜通过对准图案与在前面的工序中形成的对准标记的位置匹配来配置在感光性抗蚀剂上的步骤、对感光性抗蚀剂曝光并显影的步骤、以及通过对涂覆了感光性抗蚀剂的薄膜层叠体蚀刻来在薄膜层叠体上形成元件部以及对准标记的步骤。

公开(公告)号：CN104362143A

公开(公告)日：2015-02-18

申请号：CN201410454358.1

申请日：2011-12-22

Applicant: 美国亚德诺半导体公司

Inventor： A·奥都奈尔 ,  S·艾瑞阿尔特 ,  M·J·姆菲 ,  C·莱登 ,  G·卡塞 ,  E·E·恩格利什

IPC: H01L25/16 ,  H01L23/48 ,  H01L31/0392 ,  H01L31/0525 ,  H01L51/42 ,  H01L51/44 ,  H01L23/64 ,  B81B7/02

CPC classification number: G01N27/226 ,  B81B7/00 ,  B81B7/007 ,  B81B2201/0214 ,  G01N27/26 ,  G01N27/4148 ,  H01F17/00 ,  H01F17/04 ,  H01L21/82 ,  H01L23/3677 ,  H01L23/38 ,  H01L23/473 ,  H01L23/481 ,  H01L23/58 ,  H01L24/05 ,  H01L24/13 ,  H01L24/48 ,  H01L24/94 ,  H01L25/16 ,  H01L25/167 ,  H01L27/0694 ,  H01L27/14 ,  H01L27/15 ,  H01L28/00 ,  H01L28/10 ,  H01L28/20 ,  H01L28/60 ,  H01L28/82 ,  H01L28/86 ,  H01L28/90 ,  H01L31/0392 ,  H01L31/0525 ,  H01L31/0547 ,  H01L31/056 ,  H01L31/06 ,  H01L35/00 ,  H01L35/28 ,  H01L35/30 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0556 ,  H01L2224/0557 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48265 ,  H01L2225/06531 ,  H01L2924/00014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/16195 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H02S10/10 ,  H02S40/38 ,  Y02E10/50 ,  Y02E10/52 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05552 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本发明涉及垂直集成系统。本发明的实施方式提供了一种集成电路系统，包括：衬底；在所述衬底上的第一半导体管芯，所述第一半导体管芯包括制造在前侧的有源层和在背侧的部件层，其中所述部件层包括分立的无源部件；在所述衬底上的第二半导体管芯，具有与所述第一半导体管芯不同的操作电压；隔离阻挡物，配置为将所述第一和第二半导体管芯彼此电隔离；以及通信电路，配置为在所述第一和第二半导体管芯之间传输数据。

公开(公告)号：CN104362142A

公开(公告)日：2015-02-18

申请号：CN201410454357.7

申请日：2011-12-22

Applicant: 美国亚德诺半导体公司

Inventor： A·奥都奈尔 ,  S·艾瑞阿尔特 ,  M·J·姆菲 ,  C·莱登 ,  G·卡塞 ,  E·E·恩格利什

IPC: H01L25/16 ,  H01L23/48 ,  H01L31/0392 ,  H01L31/0525 ,  H01L51/42 ,  H01L51/44 ,  H01L23/64 ,  B81B7/02

CPC classification number: G01N27/226 ,  B81B7/00 ,  B81B7/007 ,  B81B2201/0214 ,  G01N27/26 ,  G01N27/4148 ,  H01F17/00 ,  H01F17/04 ,  H01L21/82 ,  H01L23/3677 ,  H01L23/38 ,  H01L23/473 ,  H01L23/481 ,  H01L23/58 ,  H01L24/05 ,  H01L24/13 ,  H01L24/48 ,  H01L24/94 ,  H01L25/16 ,  H01L25/167 ,  H01L27/0694 ,  H01L27/14 ,  H01L27/15 ,  H01L28/00 ,  H01L28/10 ,  H01L28/20 ,  H01L28/60 ,  H01L28/82 ,  H01L28/86 ,  H01L28/90 ,  H01L31/0392 ,  H01L31/0525 ,  H01L31/0547 ,  H01L31/056 ,  H01L31/06 ,  H01L35/00 ,  H01L35/28 ,  H01L35/30 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0556 ,  H01L2224/0557 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48265 ,  H01L2225/06531 ,  H01L2924/00014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/16195 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H02S10/10 ,  H02S40/38 ,  Y02E10/50 ,  Y02E10/52 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05552 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本发明涉及垂直集成系统。本发明的实施方式提供了一种集成电路系统，包括：第一层，包括半导体管芯的有源电路；在所述半导体管芯上的包括电路元件的第二层；将所述电路元件耦合到所述有源电路的电路径；以及与所述第一层和所述第二层垂直堆叠的第三层，所述第三层包括微机电系统(MEMS)部件，其中所述第三层与所述半导体管芯进行通信。

公开(公告)号：CN101484976B

公开(公告)日：2011-02-23

申请号：CN200780025065.X

申请日：2007-04-30

Applicant: NXP股份有限公司

Inventor： 里昂内尔·古依拉德 ,  弗兰克斯·勒科内克 ,  弗拉迪·罗兹伯姆 ,  约翰·H·克鲁维克 ,  戴维·D·R·切夫里

IPC: H01L21/02 ,  H01L27/08 ,  H01L21/334

CPC classification number: H01L27/0805 ,  H01L27/10817 ,  H01L27/10829 ,  H01L27/10852 ,  H01L27/10861 ,  H01L28/40 ,  H01L28/82 ,  H01L28/90 ,  H01L29/6609 ,  H01L29/66181 ,  H01L29/861

Abstract: 本发明涉及一种包括电元件(102)的电器件(100)，所述电元件包括具有第一表面(106)和支柱(108)的第一电极(104)，所述支柱在第一方向(110)从所述第一表面延伸，所述支柱具有从所述第一表面平行于所述第一方向而测量的长度，所述支柱具有垂直于所述第一方向的截面(112)，而且所述支柱具有侧壁表面(114)，所述侧壁表面围绕所述支柱并且在所述第一方向上延伸，其特征在于，所述支柱包括沿着所述支柱的长度的至少一部分延伸的刻痕(116)和突出(118)中任意一个，以赋予所述支柱(108)改进的机械稳定性。该电极允许以成本有效的方式制成具有改进特性的诸如电容器、储能器件或二极管的电元件。

公开(公告)号：CN1643678B

公开(公告)日：2010-04-28

申请号：CN03806111.2

申请日：2003-01-16

Applicant: 美光科技公司

Inventor： 唐纳德·L·耶茨 ,  加里·A·梅卡尔迪 ,  詹姆斯·J·霍夫曼

IPC: H01L21/8242 ,  H01L21/02

CPC classification number: H01L27/1085 ,  H01L27/10852 ,  H01L28/65 ,  H01L28/82 ,  H01L28/84 ,  H01L28/91

Abstract: 本发明提供了形成半导体电路中的电容器的下电极的方法及通过该方法形成的电容器。下电极通过形成膨体底层并在其上沉积导电材料而制作成。在形成下电极的方法的一实施例中，膨体层通过壳体的绝缘层的上面沉积包含烃嵌段和含硅嵌段的聚合材料、并随后通过将聚合薄膜曝露在UV辐射及臭氧中而使其转换为浮雕或多孔纳米结构，从而形成质地粗糙的多孔或浮雕碳氧化硅薄膜。导电材料接着被沉积在膨体层上，从而得到具有上粗糙表面的下电极。在形成下电极的方法的另一实施例中，膨体底层通过沉积位于上面的第一和第二导电金属层、并使金属层退火以形成表面位错而得以形成，其优选结构为周期网络。接下来，导电金属以气相沉积，并在膨体层的表面位错上凝聚，从而形成岛簇形式的纳米结构。电容器通过在所形成的下电极上沉积介质层并在介质层上形成上电容器电极而得以完成。电容器在制造DRAM单元时特别有用。

公开(公告)号：CN100499106C

公开(公告)日：2009-06-10

申请号：CN200610132027.1

申请日：2004-01-14

Applicant: 恩益禧电子股份有限公司

Inventor： 富留宫正之 ,  大窪宏明 ,  中柴康隆

IPC: H01L23/522

CPC classification number: H01L28/82 ,  H01L23/5222 ,  H01L27/0805 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种半导体器件，在多个布线层的每一层中与常规布线一起形成四片条状电极，条状电极纵向方向相同，多个布线层按照彼此相同的设计规则提供。在每个布线层中，第一和第二电极中每一个的两片彼此平行形成，另外，并且彼此远离。然后，在每一层中形成的第一电极通过第一通孔彼此连接，在每一层中形成的第二电极通过第二通孔彼此连接，通过连接第一电极和第一通孔形成的第一结构主体与地线连接，并且通过连接第二电极和第二通孔形成的第二结构主体与电源线连接。