公开(公告)号：CN114826840B

公开(公告)日：2024-11-15

申请号：CN202210053395.6

申请日：2022-01-18

申请人： 美光科技公司

发明人： 新井铁也 ,  横部千穂子 ,  陈光灿

IPC分类号： H04L25/03

公开(公告)号：CN117095709A

公开(公告)日：2023-11-21

申请号：CN202310546832.2

申请日：2023-05-15

申请人： 美光科技公司

发明人： 曼巴厚史 ,  新井铁也 ,  陈光灿

IPC分类号： G11C7/10 ,  G11C7/22 ,  G11C11/4076 ,  G11C11/4096 ,  G11C11/4093

摘要： 本公开涉及用于信号发射预处理的设备和方法。本公开的实施例包含用以预处理用于在高速总线上发射的信号的信号处理方法。预处理电路被配置成在输入节点处接收串行化数据信号且预处理串行化输出数据信号以在输出节点处提供预处理输出信号。所述预处理电路可包含耦合在所述输入节点与所述输出节点之间的反馈电路，所述反馈电路被配置成独立地控制所述输出节点与所述输入节点之间的传播延迟和施加到所述输出节点处的信号以用于提供到所述输入节点的加重/去加重的量值两者。

公开(公告)号：CN111726105A

公开(公告)日：2020-09-29

申请号：CN202010166217.5

申请日：2020-03-11

申请人： 美光科技公司

发明人： 新井铁也 ,  谷口淳纪

IPC分类号： H03K3/011 ,  H03K3/015 ,  H03K3/0234

摘要： 本文公开一种信号调整设备，其包含数据串行器，所述数据串行器包含经配置以分别接收多个数据的多个第一缓冲器电路以及经配置以将从所述多个第一缓冲器电路提供的所述多个数据串行化的第二缓冲器电路。所述多个第一缓冲器电路和所述第二缓冲器电路中的至少一个缓冲器电路包含：第一电路，其经配置以基于输入信号而将第一信号节点驱动到第一和第二逻辑电平中的一者，所述第一电路包含经配置以在所述第一电路将所述第一信号节点驱动到所述第一逻辑电平时调整所述第一电路的驱动能力的第一调整电路；以及第二电路，其经配置以将所述第一信号节点驱动到所述第一和第二逻辑电平中的另一者。

公开(公告)号：CN111726105B

公开(公告)日：2024-10-01

申请号：CN202010166217.5

申请日：2020-03-11

申请人： 美光科技公司

发明人： 新井铁也 ,  谷口淳纪

IPC分类号： H03K3/011 ,  H03K3/015 ,  H03K3/0234

摘要： 本文公开一种信号调整设备，其包含数据串行器，所述数据串行器包含经配置以分别接收多个数据的多个第一缓冲器电路以及经配置以将从所述多个第一缓冲器电路提供的所述多个数据串行化的第二缓冲器电路。所述多个第一缓冲器电路和所述第二缓冲器电路中的至少一个缓冲器电路包含：第一电路，其经配置以基于输入信号而将第一信号节点驱动到第一和第二逻辑电平中的一者，所述第一电路包含经配置以在所述第一电路将所述第一信号节点驱动到所述第一逻辑电平时调整所述第一电路的驱动能力的第一调整电路；以及第二电路，其经配置以将所述第一信号节点驱动到所述第一和第二逻辑电平中的另一者。

公开(公告)号：CN118339613A

公开(公告)日：2024-07-12

申请号：CN202280079358.0

申请日：2022-11-30

申请人： 美光科技公司

发明人： 新井铁也 ,  塚田修一 ,  西村俊 ,  松井良德

IPC分类号： G11C11/4096 ,  G11C11/4074

摘要： 描述包含输出驱动器的设备及用于提供输出数据信号的方法。实例设备包含高逻辑电平驱动器、低逻辑电平驱动器及中介逻辑电平驱动器。所述高逻辑电平驱动器被提供第一电压，并在被激活时向数据端子提供高逻辑电平电压。所述低逻辑电平驱动器被提供第二电压，并在被激活时向所述数据端子提供低逻辑电平电压。所述中介逻辑电平驱动器被提供具有介于所述第一电压与所述第二电压之间的量值的第三电压，并且当被激活时向所述数据端子提供中介逻辑电平电压。所述高逻辑电平驱动器、低逻辑电平驱动器及中介逻辑电平驱动器中的每一者经配置以基于多个控制信号中的一或多者分别被激活。

公开(公告)号：CN116364712A

公开(公告)日：2023-06-30

申请号：CN202211674785.1

申请日：2022-12-26

申请人： 美光科技公司

发明人： 小岛美枝子 ,  森重一行 ,  新井铁也 ,  陈光灿

IPC分类号： H01L27/02 ,  G11C11/4093 ,  G11C11/4096 ,  H01L23/528 ,  H10B12/00

摘要： 本申请案涉及具有输出缓冲器的半导体装置。本文中公开一种设备，其包含：第一布线层，所述第一布线层包含在第二方向上延伸且分别耦合到源极及漏极区域的第一及第二导电图案；及第二布线层，所述第二布线层包含在所述第二方向上延伸且分别耦合到所述第一及第二导电图案的第三及第四导电图案。所述第一导电图案具有布置于所述第二方向上的第一及第二区段，且所述第二导电图案具有布置于所述第二方向上的第三及第四区段。所述第一及第四区段经布置于第一方向上，且所述第二及第三区段经布置于所述第一方向上。所述第三导电图案覆盖所述第一区段而不覆盖所述第二区段。所述第四导电图案覆盖所述第三区段而不覆盖所述第四区段。

公开(公告)号：CN114826840A

公开(公告)日：2022-07-29

申请号：CN202210053395.6

申请日：2022-01-18

申请人： 美光科技公司

发明人： 新井铁也 ,  横部千穂子 ,  陈光灿

IPC分类号： H04L25/03

摘要： 描述用于预加重控制的设备和方法。实例设备包含上拉电路和下拉电路。所述上拉电路配置成接收上拉数据激活信号且响应于活动上拉数据激活信号而将数据端子驱动到上拉电压。所述下拉电路配置成接收下拉激活信号且响应于活动下拉数据激活信号而将数据端子驱动到下拉电压。所述实例设备进一步包含预加重电路，所述预加重电路包含配置成提供时序控制信号的预加重时序控制电路，且进一步包含逻辑电路。提供基于所述上拉数据激活信号和所述下拉数据激活信号中的至少一个的预加重控制信号以控制基于操作模式提供具有时序的预加重。