数据读出装置及半导体装置

    公开(公告)号:CN104700897B

    公开(公告)日:2020-01-10

    申请号:CN201410742815.7

    申请日:2014-12-09

    IPC分类号: G11C16/26

    摘要: 本发明题为数据读出装置及半导体装置。本发明提供能够防止非易失性存储元件的数据读出中的误写入的数据读出装置。本发明的数据读出装置包括:伪读出电路,具备写入电压比数据读出电路的非易失性存储元件低的非易失性存储元件;以及状态检测电路,检测伪读出电路的非易失性存储元件的写入状态,构成为在数据读出中检测到伪读出电路的非易失性存储元件被误写入时,立即结束数据读出动作。

    模拟电子钟表
    3.
    发明授权

    公开(公告)号:CN105278322B

    公开(公告)日:2019-05-28

    申请号:CN201510417671.2

    申请日:2015-07-16

    IPC分类号: G04C10/00

    摘要: 本发明提供一种模拟电子钟表,以在电动机负载时即便电池电压下降,石英振荡电路也不会误动作。模拟电子钟表构成为:具备石英振动器、振荡电路、分频电路、恒压电路、输出控制电路、电动机,恒压电路具备连接在输出晶体管的栅极与电源端子之间的电压保持电路,振荡电路和分频电路以恒压电路所产生的恒压作为电源而进行动作。

    恒压电路及振荡装置
    4.
    发明授权

    公开(公告)号:CN105871354B

    公开(公告)日:2020-10-13

    申请号:CN201610076255.5

    申请日:2016-02-03

    IPC分类号: H03H9/19 H03H9/02

    摘要: 恒压电路及振荡装置,恒压电路在低电源电压时检测漏电流而输出稳定的电源电压等级的电压,石英振荡电路使用了该恒压电路。在恒压电路中具备漏电流检测电路,该漏电流检测电路具有将栅极和源极接地的漏电流监测用PMOS晶体管,即使是恒压电源,在检测到漏电流的情况下,也能够对恒压电路的输出晶体管的栅极施加足以使其导通的电压。

    非易失性存储装置
    5.
    发明授权

    公开(公告)号:CN107039075B

    公开(公告)日:2021-06-22

    申请号:CN201610866285.6

    申请日:2016-09-30

    IPC分类号: G11C16/10

    摘要: 提供具备噪声耐受性高的防误写入功能的非易失性存储装置。采用了这样的结构:具备在时钟端子并联连接的开关和噪声滤波器电路,当时钟脉冲监视器电路比较从时钟端子输入的时钟数和规定数而检测到时钟数的异常时,切换到使开关截止而使噪声滤波器电路有效的噪声对策模式。

    电压检测电路
    6.
    发明授权

    公开(公告)号:CN104914286B

    公开(公告)日:2018-12-21

    申请号:CN201510110381.3

    申请日:2015-03-13

    IPC分类号: G01R19/00

    摘要: 本发明提供对检测电压的半导体制造偏差的影响小且消耗电流少的电压检测电路。基于检测电路的输出信号来检测电压并输出检测信号的电压检测电路构成为:检测电路具备流动第一电流的第一MOS晶体管部、流动第二电流的第二MOS晶体管部以及将第一电流和第二电流进行电压转换并作为检测信号输出的电流电压转换部,使第一电流的电压特性和第二电流的电压特性在既定电压相交。

    数据读出电路
    7.
    发明授权

    公开(公告)号:CN105405466B

    公开(公告)日:2021-05-04

    申请号:CN201510568658.7

    申请日:2015-09-09

    IPC分类号: G11C16/26 G11C16/34

    摘要: 本发明提供在读出中被施加高电压也不会误写入数据且正常读出数据的数据读出电路。该结构包括:非易失性存储元件;具备输入反相器和输出反相器和MOS晶体管的闩锁电路;在非易失性存储元件与闩锁电路之间连接的第一MOS晶体管;在闩锁电路与第一电源端子之间连接的第二MOS晶体管;用于使第一MOS晶体管的栅极偏置的第一偏置电路;以及用于使闩锁电路的MOS晶体管偏置的第二偏置电路,在读出非易失性存储元件的数据时,第一偏置电路和第二偏置电路输出既定的偏置电压。

    升压电路及具备该升压电路的非易失性存储器

    公开(公告)号:CN108092501B

    公开(公告)日:2020-11-20

    申请号:CN201710976481.3

    申请日:2017-10-19

    发明人: 见谷真

    IPC分类号: H02M3/07

    摘要: 为了提供能够减少施加在升压单元的电压应力的升压电路,串联连接多个升压单元而构成,该升压单元具备在输入端子与输出端子之间连接的电荷传送晶体管、和在输入端子与时钟端子之间连接的升压电容,其中,设为并联连接多个升压单元之中至少最末级的升压单元的结构,对应升压动作切换多个并联连接的升压单元而连接到最末级的前级的升压单元。

    石英振荡电路及电子钟表

    公开(公告)号:CN105391419B

    公开(公告)日:2020-03-24

    申请号:CN201510553989.3

    申请日:2015-09-02

    IPC分类号: H03H9/19 G04G19/00

    摘要: 本发明提供低消耗电流且振荡开始时间稳定且短的石英振荡电路。采用了这样的结构,即,具备石英振动器、反馈电阻、偏置电路、恒压电路、和由恒流逆变器构成的振荡逆变器,由基于来自偏置电路和石英振动器的输入信号的电流控制振荡逆变器,并且通过恒压电路的输出电压来驱动振荡逆变器。

    非易失性半导体存储装置以及半导体装置

    公开(公告)号:CN103971735B

    公开(公告)日:2019-01-01

    申请号:CN201410030707.7

    申请日:2014-01-22

    IPC分类号: G11C16/02

    摘要: 非易失性半导体存储装置以及半导体装置。能够在向非易失性存储元件进行数据写入之前,生成写入后的状态,提高微调的精度。具备向非易失性存储元件发送写入数据的写入数据发送电路、连接在非易失性存储元件与数据输出端子之间的第一开关、与写入数据发送电路的输出端子连接的第三开关以及控制各个开关的控制逻辑电路,控制逻辑电路进行这样的控制:当输入了测试模式信号时,仅使第一开关和第三开关导通,在向非易失性存储元件进行写入之前,将写入数据向数据输出端子输出。