-
公开(公告)号:CN108092501A
公开(公告)日:2018-05-29
申请号:CN201710976481.3
申请日:2017-10-19
申请人: 艾普凌科有限公司
发明人: 见谷真
IPC分类号: H02M3/07
CPC分类号: G11C5/145 , G11C16/14 , G11C16/30 , H02M3/07 , H02M3/073 , H02M2003/075 , H02M2003/078
摘要: 为了提供能够减少施加在升压单元的电压应力的升压电路,串联连接多个升压单元而构成,该升压单元具备在输入端子与输出端子之间连接的电荷传送晶体管、和在输入端子与时钟端子之间连接的升压电容,其中,设为并联连接多个升压单元之中至少最末级的升压单元的结构,对应升压动作切换多个并联连接的升压单元而连接到最末级的前级的升压单元。
-
-
-
公开(公告)号:CN105871354B
公开(公告)日:2020-10-13
申请号:CN201610076255.5
申请日:2016-02-03
申请人: 艾普凌科有限公司
摘要: 恒压电路及振荡装置,恒压电路在低电源电压时检测漏电流而输出稳定的电源电压等级的电压,石英振荡电路使用了该恒压电路。在恒压电路中具备漏电流检测电路,该漏电流检测电路具有将栅极和源极接地的漏电流监测用PMOS晶体管,即使是恒压电源,在检测到漏电流的情况下,也能够对恒压电路的输出晶体管的栅极施加足以使其导通的电压。
-
-
-
公开(公告)号:CN105405466B
公开(公告)日:2021-05-04
申请号:CN201510568658.7
申请日:2015-09-09
申请人: 艾普凌科有限公司
摘要: 本发明提供在读出中被施加高电压也不会误写入数据且正常读出数据的数据读出电路。该结构包括:非易失性存储元件;具备输入反相器和输出反相器和MOS晶体管的闩锁电路;在非易失性存储元件与闩锁电路之间连接的第一MOS晶体管;在闩锁电路与第一电源端子之间连接的第二MOS晶体管;用于使第一MOS晶体管的栅极偏置的第一偏置电路;以及用于使闩锁电路的MOS晶体管偏置的第二偏置电路,在读出非易失性存储元件的数据时,第一偏置电路和第二偏置电路输出既定的偏置电压。
-
-
-
公开(公告)号:CN103971735B
公开(公告)日:2019-01-01
申请号:CN201410030707.7
申请日:2014-01-22
申请人: 艾普凌科有限公司
IPC分类号: G11C16/02
摘要: 非易失性半导体存储装置以及半导体装置。能够在向非易失性存储元件进行数据写入之前,生成写入后的状态,提高微调的精度。具备向非易失性存储元件发送写入数据的写入数据发送电路、连接在非易失性存储元件与数据输出端子之间的第一开关、与写入数据发送电路的输出端子连接的第三开关以及控制各个开关的控制逻辑电路,控制逻辑电路进行这样的控制:当输入了测试模式信号时,仅使第一开关和第三开关导通,在向非易失性存储元件进行写入之前,将写入数据向数据输出端子输出。
-
-
-
-
-
-
-
-
-