-
-
公开(公告)号：CN113661541B
公开(公告)日：2024-06-25
申请号：CN201980079291.9
申请日：2019-12-16
申请人： 桑迪士克科技有限责任公司
摘要： 本发明描述了用于使用具有多晶硅沟道和p型掺杂源极线的NAND串来减少读取干扰的方法。在NAND串中的选定存储器单元晶体管的升压读取操作期间，可将背栅偏置或位线电压施加到连接到NAND串的位线，并且可将大于该位线电压的源极线电压施加到连接到NAND串的源极线；利用这些偏置条件，可在读取操作期间从位线注入电子并且在源极线中将其根除。为了避免通过未选存储器块中的NAND串的泄漏电流，NAND串的源极侧选择栅极晶体管的阈值电压可被设置为负阈值电压，该负阈值电压的绝对电压值大于在读取操作期间施加的源极线电压。
-
-
公开(公告)号：CN111651371B
公开(公告)日：2023-06-16
申请号：CN202010002481.5
申请日：2020-01-02
申请人： 慧荣科技股份有限公司
发明人： 林翰宏
摘要： 本发明公开了一种非对称型平面管理方法以及数据存储装置及其控制器，包括：设定一非平衡平面数量；选取一最大平面数量减去所述非平衡平面数量的至少一平面，并将所述至少一平面的至少一组区块记录至一区块省略表；依据区块编号为索引，将未选取的平面的区块组成超级区块，其中所述超级区块分别对应于所述区块编号；以及记录全部超级区块的总容量以及所述非平衡平面数量，以产生多种存储容量的记录中的一最新的记录，以供进一步设定所述数据存储装置的存储容量组态，其中所述全部超级区块包括所述超级区块。本发明能突破NAND型闪存的好区块的数量的限制，以整合出最大的容量，或在特定的容量需求下，有效地整合出充足的超级区块，达到优化效能。
-
公开(公告)号：CN115188405A
公开(公告)日：2022-10-14
申请号：CN202110912650.3
申请日：2021-08-10
申请人： 铠侠股份有限公司
IPC分类号： G11C16/02 , H01L27/115
摘要： 本发明的实施方式提供一种适当地动作的半导体存储装置。实施方式的半导体存储装置具备：第1配线，在第1方向上延伸；第1半导体层，与第1配线连接，且在与第1方向交叉的第2方向上延伸；第1电极，在与第1方向及第2方向交叉的第3方向上延伸，且与第1半导体层连接；第2电极，设置在第1电极与第1配线之间，在第3方向上延伸，且与第1半导体层对向；第3电极，设置在第2电极与第1配线之间，且在第3方向上延伸；第2半导体层，设置在第3电极与第1半导体层之间，且与第3电极对向；及电荷储存层，经由第2半导体层而电连接于第1配线，且与第1半导体层对向。
-
公开(公告)号：CN110047540B
公开(公告)日：2021-08-17
申请号：CN201810320267.7
申请日：2018-04-11
申请人： 旺宏电子股份有限公司
摘要： 一种用于产生积项和数据的装置，其包括可变电阻单元的阵列，该阵列中的每个可变电阻单元包括并联连接的可编程阈值晶体管以及电阻器，该阵列包括n个单元行，该n个单元行包括串联连接的单元串以及m个单元列。控制和偏压电路耦接该阵列，该控制和偏压电路包括使用对应于相应单元的权重因子Wmn的阈值来编程该阵列中该可编程阈值晶体管的逻辑。输入驱动器耦接该m个单元列中的对应单元列，输入驱动器选择性地施加输入Xm至该m个单元列。行驱动器用以将电流In施加到该n个单元行中的对应单元行。电压感测电路操作地耦接至单元行。
-
公开(公告)号：CN112201286B
公开(公告)日：2021-06-18
申请号：CN202010954474.5
申请日：2020-09-11
申请人： 中天弘宇集成电路有限责任公司
摘要： 本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将闪存结构的源极浮空；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预设时间内，空穴在电场作用下向下做加速度运动并撞击闪存结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。
-
公开(公告)号：CN112201286A
公开(公告)日：2021-01-08
申请号：CN202010954474.5
申请日：2020-09-11
申请人： 中天弘宇集成电路有限责任公司
摘要： 本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将闪存结构的源极浮空；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预设时间内，空穴在电场作用下向下做加速度运动并撞击闪存结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。
-
公开(公告)号：CN112041930A
公开(公告)日：2020-12-04
申请号：CN201880092772.9
申请日：2018-11-09
申请人： 华为技术有限公司
IPC分类号： G11C16/02
摘要： 一种对相变存储单元的操作方法及相关装置，相变存储单元包括第一电极(101)、相变层(103)和第二电极(102)，所述第二电极(102)接地，其特征在于，所述方法包括：将第一脉冲和第二脉冲依次施加至所述第一电极(101)，所述第一脉冲和所述第二脉冲分别用于调整所述相变存储单元的阻值状态；其中，所述第一脉冲的极性与所述第二脉冲的极性相反。该方法可以减小相变存储单元的阻值漂移的情况发生，进而提高相变存储单元的数据保持能力。
-
-
-
-
-
-
-
-
-
搜索结果
2324 条记录 (耗时 0.021 秒)
