-
Patent Agency Ranking
公开(公告)号：CN118051296A
公开(公告)日：2024-05-17
申请号：CN202410139436.2
申请日：2024-01-31
Applicant: 苏州同元软控信息技术有限公司
Abstract: 本发明公开了一种实现Modelica模型并行或并发仿真的方法、装置及设备，该方法包括：确定目标Modelica模型中使用的组件及组件属性；根据组件属性划分相应的任务分区，每个任务分区对应一个线程、进程或实时操作系统中的一个任务；对任务分区进行配置，配置完成后将不同的任务分区编译为独立的C代码；获取目标Modelica模型编译后的关键信息以及根据关键信息确定的模板，根据模板生成调度代码；在仿真运行时，根据调度代码自动调用不同的C代码以实现并发或并行仿真。本发明解决了Modelica模型在仿真时无法利用多核CPU实现并发或并行执行，导致资源利用率低、仿真速度慢的问题。
-
公开(公告)号：CN117971768A
公开(公告)日：2024-05-03
申请号：CN202410197172.6
申请日：2024-02-22
Applicant: 苏州同元软控信息技术有限公司
Inventor： 刘杰
Abstract: 本发明公开了一种基于Modelica模型生成Verilog代码并将其部署至FPGA芯片的方法，该方法包括：基于Modelica语言创建数字系统模型；对所述数字系统模型进行仿真，根据仿真结果进行定点推导；根据定点推导结果，基于Modelica到Verilog转换器将所述数字系统模型转换为Verilog代码；对所述Verilog代码进行优化，将优化后的代码部署到FPGA芯片上。本发明解决了人工编写Verilog代码耗时长、出错率高等问题。
-
公开(公告)号：CN117908860A
公开(公告)日：2024-04-19
申请号：CN202410067208.9
申请日：2024-01-17
Applicant: 苏州同元软控信息技术有限公司
Inventor： 刘杰
Abstract: 本发明公开了一种基于Modelica和Julia语言设计滤波器的方法，该方法包括：基于Modelica创建并行状态机模型，将所述并行状态机模型部署到数字信号处理DSP芯片中；通过Julia语言的设计，获取基于所述DSP芯片的数字滤波器；对所述数字滤波器进行优化和调整。本发明提高了数字信号处理的效率和性能。
-
公开(公告)号：CN117872812A
公开(公告)日：2024-04-12
申请号：CN202410081745.9
申请日：2024-01-19
Applicant: 苏州同元软控信息技术有限公司
IPC: G05B17/02
Abstract: 本发明实施例提供一种嵌入式系统半物理仿真测试方法及装置，涉及系统测试技术领域，该方法包括：提取嵌入式系统的控制逻辑和控制参数之间的耦合关系；根据控制逻辑和控制参数之间的耦合关系生成测试脚本；将测试脚本部署至实时仿真系统；将实时仿真系统与嵌入式系统进行集成；通过运行测试脚本，对嵌入式系统进行遍历测试。本发明实施例提供的嵌入式系统半物理仿真测试方法及装置，减少了手动编写测试脚本的工作量，降低了测试的复杂度，提高了测试的全面性和准确性，可以大大缩短嵌入式系统的开发周期，提高开发效率。
-
公开(公告)号：CN117891740A
公开(公告)日：2024-04-16
申请号：CN202410081841.3
申请日：2024-01-19
Applicant: 苏州同元软控信息技术有限公司
IPC: G06F11/36
Abstract: 本发明实施例提供一种可编程逻辑器件代码测试方法及装置，涉及自动化测试技术领域，该方法包括：生成用于模拟目标系统的基于预设可编程逻辑器件的可编程逻辑器件代码；生成可编程逻辑器件代码的测试脚本；将可编程逻辑器件代码和测试脚本分别部署到仿真系统中，并建立可编程逻辑器件代码和测试脚本的关联；利用测试脚本对可编程逻辑器件代码执行时序自动化测试。本发明实施例提供的可编程逻辑器件代码测试方法及装置，提高了测试效率以及测试结果的可观测性，通过仿真环境模拟真实环境，可以提前发现和修复代码中的错误，提高了代码的质量和稳定性。
-
-
-
-
Search Results
5
records
(took 0.05 seconds)
