-
公开(公告)号：CN101609418B
公开(公告)日：2016-01-20
申请号：CN200910146302.9
申请日：2009-06-17
申请人： 英特尔公司
IPC分类号： G06F11/10
CPC分类号： G11C7/1006 , G06F11/1004 , G11C7/1045 , G11C7/1051 , G11C7/1069
摘要： 本发明的实施例一般针对在具有共享错误位码的共同帧中传送数据和数据屏蔽位的系统、方法和装置。存储系统使用数据帧在主机和存储设备之间传送数据。在一些情况下，系统还可以在数据帧中(而不是通过单独的位通道)传送一个或多个数据屏蔽位。系统可以生成错误位校验和(例如循环冗余码或CRC)以覆盖数据位和数据屏蔽位。在一些实施例中，在共同帧中传送数据位、数据屏蔽位和校验和位。
-
公开(公告)号：CN102096611B
公开(公告)日：2017-05-24
申请号：CN201010592177.7
申请日：2010-12-08
申请人： 英特尔公司
IPC分类号： G06F11/10
CPC分类号： G06F11/1016
摘要： 用于存储器装置中的差错管理的方法和系统。在本发明的一个实施例中，存储器装置可处理命令和地址奇偶校验差错以及循环冗余校验差错。在本发明的一个实施例中，存储器可通过确定所接收命令的命令位或地址位是否具有任何奇偶校验差错，来检测所接收命令是否具有任何奇偶校验差错。如果检测到所接收命令中的奇偶校验差错或循环冗余校验差错，则触发差错处理机制，以便从错误命令进行恢复。
-
公开(公告)号：CN102103547A
公开(公告)日：2011-06-22
申请号：CN201010594505.7
申请日：2010-12-14
申请人： 英特尔公司
IPC分类号： G06F12/08
CPC分类号： G06F12/121 , G06F12/084 , G06F12/126
摘要： 在一个实施例中，本发明包括高速缓冲存储器，所述高速缓冲存储器包括多个高速缓存行，每个高速缓存行具有包括状态部分和权重部分的标签字段，所述状态部分用于存储被存储在行中的数据的高速缓存一致性状态，所述权重部分用于存储与所述数据的相对重要性对应的权重。在各种实现中，权重可以基于高速缓存一致性状态和数据的使用的最近性。描述了并要求保护其他实施例。
-
公开(公告)号：CN101609418A
公开(公告)日：2009-12-23
申请号：CN200910146302.9
申请日：2009-06-17
申请人： 英特尔公司
IPC分类号： G06F11/10
CPC分类号： G11C7/1006 , G06F11/1004 , G11C7/1045 , G11C7/1051 , G11C7/1069
摘要： 本发明的实施例一般针对在具有共享错误位码的共同帧中传送数据和数据屏蔽位的系统、方法和装置。存储系统使用数据帧在主机和存储设备之间传送数据。在一些情况下，系统还可以在数据帧中(而不是通过单独的位通道)传送一个或多个数据屏蔽位。系统可以生成错误位校验和(例如循环冗余码或CRC)以覆盖数据位和数据屏蔽位。在一些实施例中，在共同帧中传送数据位、数据屏蔽位和校验和位。
-
公开(公告)号：CN102103547B
公开(公告)日：2016-05-04
申请号：CN201010594505.7
申请日：2010-12-14
申请人： 英特尔公司
IPC分类号： G06F12/0877
CPC分类号： G06F12/121 , G06F12/084 , G06F12/126
摘要： 在一个实施例中，本发明包括高速缓冲存储器，所述高速缓冲存储器包括多个高速缓存行，每个高速缓存行具有包括状态部分和权重部分的标签字段，所述状态部分用于存储被存储在行中的数据的高速缓存一致性状态，所述权重部分用于存储与所述数据的相对重要性对应的权重。在各种实现中，权重可以基于高速缓存一致性状态和数据的使用的最近性。描述了并要求保护其他实施例。
-
公开(公告)号：CN102096611A
公开(公告)日：2011-06-15
申请号：CN201010592177.7
申请日：2010-12-08
申请人： 英特尔公司
IPC分类号： G06F11/10
CPC分类号： G06F11/1016
摘要： 用于存储器装置中的差错管理的方法和系统。在本发明的一个实施例中，存储器装置可处理命令和地址奇偶校验差错以及循环冗余校验差错。在本发明的一个实施例中，存储器可通过确定所接收命令的命令位或地址位是否具有任何奇偶校验差错，来检测所接收命令是否具有任何奇偶校验差错。如果检测到所接收命令中的奇偶校验差错或循环冗余校验差错，则触发差错处理机制，以便从错误命令进行恢复。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.02 秒)
