公开(公告)号：CN109791506A

公开(公告)日：2019-05-21

申请号：CN201680089896.2

申请日：2016-10-10

申请人： 瑞典爱立信有限公司

发明人： 帕特里克·阿伯尔格 ,  本特·维肯法尔克

IPC分类号： G06F9/50 ,  G06F12/084

CPC分类号： G06F9/5033 ,  G06F9/4843 ,  G06F9/5027 ,  G06F12/084 ,  G06F2212/1041 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/22

摘要： 提供了用于将多个任务中的任务调度到处理器核集群中的处理器核的机制。各处理器核共享高速缓存。方法由控制器执行。该方法包括：基于在共享相同高速缓存的处理器核上运行由多个任务构成的各组所导致的高速缓存未命中的持续时间，确定所述多个任务之间的按组任务关系。该方法包括基于任务的按组任务关系将该任务调度到其中一个处理器核。

公开(公告)号：CN109716314A

公开(公告)日：2019-05-03

申请号：CN201780057097.1

申请日：2017-07-31

申请人： ARM有限公司

发明人： 安德烈亚斯·翰森 ,  温迪·阿诺特·埃萨瑟 ,  迈克尔·安德鲁·坎贝尔

IPC分类号： G06F13/42

CPC分类号： G06F12/0623 ,  G06F12/084 ,  G06F12/0888 ,  G06F13/1663 ,  G06F13/4234 ,  G06F2212/6046 ,  Y02D10/14 ,  Y02D10/151

摘要： 提供了用于控制存储器中的数据传输的装置、存储器控制器、存储器模块和方法。该装置包括存储器控制器和多个存储器模块。存储器控制器被布置为通过将第一直接传输命令发送到第一存储器模块并且将第二直接传输命令发送第二存储器模块来协调直接数据传输。第一控制器模块响应于接收到第一直接传输命令来以旁路存储器控制器的方式直接发送数据以供由第二存储器模块接收。第二存储器模块响应于第二直接传输命令来直接从第一存储器模块接收数据，而不是要求经由存储器被路由的数据，并然后根据第二直接传输命令来存储该数据。这提供了用于在耦合到同一存储器控制器的多个存储器模块之间传输数据的高效机制。

公开(公告)号：CN109313557A

公开(公告)日：2019-02-05

申请号：CN201780035842.2

申请日：2017-05-03

申请人： 英特尔公司

发明人： J·雷 ,  A·R·阿普 ,  J·A·瓦莱里奥 ,  B·纳拉希姆哈斯瓦米

IPC分类号： G06F9/38 ,  G06T1/20

CPC分类号： G06F9/3887 ,  G06F12/0806 ,  G06F12/084 ,  G06F13/1605 ,  G06F2212/314

摘要： 一个实施例提供了一种图形处理器，包括：第一逻辑，与第一执行单元耦合，所述第一逻辑用于接收来自所述第一执行单元的第一单指令多数据(SIMD)消息；第二逻辑，与第二执行单元耦合，所述第二逻辑用于接收来自所述第二执行单元的第二SIMD消息；以及第三逻辑，与共享本地存储器(SLM)的存储体耦合，所述第三逻辑用于接收来自所述第一逻辑的用于访问SLM的所述存储体的第一请求、来自所述第二逻辑的用于访问SLM的所述存储体的第二请求，并且用于在单个访问周期内针对所述第一请求将读取访问调度至读取端口以及针对所述第二请求将写入访问调度至写入端口。

公开(公告)号：CN105612499B

公开(公告)日：2018-11-13

申请号：CN201380080189.3

申请日：2013-10-29

申请人： 华中科技大学

发明人： 金海 ,  石宣化 ,  吴松 ,  余新

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F12/0811 ,  G06F12/0891 ,  G06F12/1009 ,  G06F12/1054 ,  G06F12/123 ,  G06F2212/604 ,  G06F2212/653 ,  Y02D10/13

摘要： 混合高速缓存被索引至主存储器并且应用页着色以将主存储器映射到虚拟存储器。幼儿阵列和成人阵列被索引至虚拟存储器。通过基于虚拟地址确定阵列地址的索引和标签，跟随索引到达幼儿阵列和成人阵列中的对应行，并且确定阵列地址中的标签是否匹配行中的任何标签，来记录从混合高速缓存对虚拟页的访问。当与行中的标签匹配时，对应于匹配的标签的虚拟页条目中的访问计数递增。当没有匹配时，幼儿阵列中的行中的虚拟页条目被写上阵列地址中的标签并且条目中的访问计数递增。

公开(公告)号：CN108710585A

公开(公告)日：2018-10-26

申请号：CN201810253120.0

申请日：2013-06-24

申请人： 英特尔公司

发明人： R·勒斯列-赫德 ,  C·V·罗扎斯 ,  V·R·斯卡拉塔 ,  S·P·约翰逊 ,  U·R·萨瓦高恩卡 ,  B·E·亨特利 ,  V·尚伯格 ,  I·安奈蒂 ,  F·X·麦克金 ,  M·A·戈德史密斯 ,  I·埃里克山德洛维奇 ,  A·贝伦宗 ,  W·H·史密斯 ,  G·尼格

IPC分类号： G06F12/14 ,  G06F12/08 ,  G06F12/0882

CPC分类号： G06F9/3004 ,  G06F9/30047 ,  G06F9/30076 ,  G06F9/44 ,  G06F12/084 ,  G06F12/0875 ,  G06F12/1483 ,  G06F2212/452

摘要： 公开了用于安全区域内的存储器管理的本发明的实施例。在一个实施例中，处理器包括指令单元和执行单元。该指令单元用于接收第一指令和第二指令。该执行单元用于执行该第一指令，其中该第一指令的执行包括将区域页高速缓存中的页分配给安全区域。该执行单元还用于执行该第二指令，其中该第二指令的执行包括确认该页的分配。

公开(公告)号：CN105027137B

公开(公告)日：2018-08-17

申请号：CN201380062322.2

申请日：2013-06-24

申请人： 英特尔公司

发明人： G·希尔德什姆 ,  I·安奈蒂 ,  H·谢夫 ,  S·赖金 ,  G·盖尔宗 ,  U·R·萨瓦高恩卡 ,  C·V·罗扎斯 ,  F·X·麦克金 ,  M·A·戈德史密斯 ,  P·德韦恩

IPC分类号： G06F21/78

CPC分类号： G06F12/145 ,  G06F12/084 ,  G06F12/1027 ,  G06F12/1483 ,  G06F21/53

摘要： 一种用于通过处理器管理保护表的装置和方法。例如，根据本发明的一个实施例的处理器包括：用于管理保护表的保护表管理逻辑，该保护表具有用于存储器内的每个受保护页或每组受保护页的表项；其中该保护表管理逻辑防止用户应用程序代码和操作系统程序代码对该保护表的直接访问但是许可由该处理器直接访问。

公开(公告)号：CN107003947B

公开(公告)日：2018-08-03

申请号：CN201580061558.3

申请日：2015-11-09

申请人： 高通股份有限公司

发明人： 德瑞克·罗伯特·霍华 ,  哈罗德·韦德·凯恩三世

IPC分类号： G06F12/084 ,  G06F12/0846

CPC分类号： G06F12/084 ,  G06F11/3037 ,  G06F11/3433 ,  G06F11/3466 ,  G06F11/3471 ,  G06F11/348 ,  G06F12/0846 ,  G06F12/0848 ,  G06F12/0864 ,  G06F12/0895 ,  G06F2201/88 ,  G06F2201/885 ,  G06F2212/1016 ,  G06F2212/1044 ,  G06F2212/2112 ,  G06F2212/282 ,  G06F2212/314 ,  Y02D10/13

摘要： 本发明揭示产生用于共享高速缓冲存储器系统的近似使用测量。在个方面中,提供高速缓冲存储器系统。所述高速缓冲存储器系统包括共享高速缓冲存储器系统。所述共享高速缓冲存储器系统的子集包括经配置以存储针对QoS类别的QoSID跟踪指示符的服务质量标识符QoSID跟踪标签。所述共享高速缓冲存储器系统进步包括高速缓存控制器,其经配置以接收包括QoSID的存储器存取请求,且经配置以存取对应于所述存储器存取请求的高速缓存线。所述高速缓存控制器还经配置以确定所述存储器存取请求的所述QoSID是否对应于指派到所述QoSID的高速缓存线。如果确定为“是”,那么所述高速缓存控制器另外经配置以更新所述QoSID跟踪标签。

公开(公告)号：CN108351834A

公开(公告)日：2018-07-31

申请号：CN201680049907.4

申请日：2016-09-23

申请人： 英特尔公司

发明人： R·王 ,  A·J·赫德瑞奇 ,  C·B·威尔克森

IPC分类号： G06F12/0811

CPC分类号： G06F12/0808 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/084 ,  G06F12/0875 ,  G06F12/126 ,  G06F12/128 ,  G06F2212/1016 ,  G06F2212/452 ,  G06F2212/62

摘要： 实施硬件预测器的装置和方法，所述硬件预测器用于减少在针对NFV进行核间数据传送优化的过程中由核内数据传送造成的性能逆转以及其他生产商-消费者工作负荷。所述装置包括具有多级高速缓存层级的多核处理器，所述多级高速缓存层级包括用于每个核的L1和L2高速缓存或中级高速缓存(MLC)、以及共享的L3或末级高速缓存(LLC)。硬件预测器用于监测对样本高速缓存行的访问，并基于这些访问自适应地控制高速缓存行降级指令的启用，以便主动地将高速缓存行从较低的高速缓存级降级为较高的高速缓存级，包括将高速缓存行从L1或L2高速缓存(MLC)降级至L3高速缓存(LLC)。

公开(公告)号：CN104363988B

公开(公告)日：2018-07-20

申请号：CN201480001445.X

申请日：2014-07-14

申请人： 华为技术有限公司

发明人： 杨同增 ,  魏孔刚 ,  彭钰

IPC分类号： G06F9/50 ,  G06F1/32

CPC分类号： G06F1/12 ,  G06F1/08 ,  G06F1/32 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3225 ,  G06F1/324 ,  G06F1/3296 ,  G06F12/084 ,  G06F12/0897 ,  G06F2212/62 ,  Y02D10/126 ,  Y02D10/172

摘要： 本发明公开一种多核处理器的管理方法，该方法包括：若当前所述多核处理器的工作模式为非对称多处理ASMP模式，除请求数据的一个处理器外的至少一个其他处理器的工作频率小于第一频率，且所述一个处理器对于所述至少一个其他处理器对应的缓存命中比例值大于或等于第一阈值，将所述多核处理器的工作模式切换为对称多处理SMP模式；若当前所述多核处理器的工作模式为SMP模式，所述一个处理器对应的缓存命中比例值大于或等于第二阈值，所述多核处理器中的各处理器之间使用率不均衡，且所述多核处理器中N个处理器的使用率大于第一使用率阈值，将所述多核处理器的工作模式切换为ASMP模式；其中，N大于或等于1，且小于或等于所述多核处理器中处理器个数减一。

公开(公告)号：CN108292232A

公开(公告)日：2018-07-17

申请号：CN201680067772.4

申请日：2016-11-18

申请人： 英特尔公司

发明人： I·M·戈克豪尔 ,  C·R·扬特 ,  A·C·瓦利斯 ,  E·乌尔德-阿迈德-瓦尔

IPC分类号： G06F9/44 ,  G06F9/30 ,  G06F15/80

CPC分类号： G06F9/30036 ,  G06F9/30101 ,  G06F9/3016 ,  G06F12/084 ,  G06F12/0855 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1027 ,  G06F2212/452

摘要： 一种处理器，包括用于执行指令以便从索引阵列加载索引并且基于那些索引将元素分散到稀疏存储器中的位置的执行单元。所述执行单元包括用于根据需要针对有待通过所述指令被分散的每个数据元素而加载用于计算存储器中特定数据元素将被写入的地址的索引值的逻辑。可以从针对所述指令标识的索引阵列中检索所述索引值。所述执行单元包括用于在使用可选缩放的情况下基于针对所述指令指定的基地址与针对所述数据元素位置所检索的所述索引值之和来计算所述地址的逻辑。所述执行单元包括用于从针对所述指令指定的源向量寄存器中的连续位置中检索数据元素并将其存储到所计算位置的逻辑。