公开(公告)号：CN105027444B

公开(公告)日：2018-12-11

申请号：CN201480008926.3

申请日：2014-02-25

Applicant: 英特尔公司

Inventor： C·黄 ,  V·K·博杜 ,  S·卢苏 ,  N·B·彼德森

IPC: H03K19/0175 ,  H03L7/07

CPC classification number: H03L7/07 ,  G06F1/06 ,  G06F1/10 ,  G06F3/167 ,  H03L7/08 ,  H03L7/0891 ,  H03L2207/06

Abstract: 具有第一时钟比的第一锁相环(PLL)电路被耦合以接收输入差分时钟信号并生成第一参考时钟信号。具有第二时钟比的第二PLL电路被耦合以接收输入差分时钟信号并生成第二参考时钟信号。第一组时钟信号输出缓冲器被耦合以接收第一参考时钟信号并提供对应的第一差分参考时钟信号。第二组时钟信号输出缓冲器被耦合以接收第二参考时钟信号并提供第二差分参考时钟信号。第一和第二PLL电路、和第一和第二组输出缓冲器驻留在集成电路封装中，该集成电路封装具有管芯以接收至少第一差分参考时钟信号。

公开(公告)号：CN105426335A

公开(公告)日：2016-03-23

申请号：CN201510726844.9

申请日：2014-02-25

Applicant: 英特尔公司

Inventor： C·黄 ,  V·K·博杜 ,  S·卢苏 ,  N·B·彼德森

IPC: G06F13/42 ,  G06F13/40 ,  H03L7/07

CPC classification number: H03L7/07 ,  G06F1/06 ,  G06F1/10 ,  G06F3/167 ,  H03L7/08 ,  H03L7/0891 ,  H03L2207/06 ,  G06F13/4221 ,  G06F13/4068 ,  G06F2213/0004 ,  G06F2213/0024

Abstract: 本申请公开了集成时钟差分缓冲。具有第一时钟比的第一锁相环(PLL)电路被耦合以接收输入差分时钟信号并生成第一参考时钟信号。具有第二时钟比的第二PLL电路被耦合以接收输入差分时钟信号并生成第二参考时钟信号。第一组时钟信号输出缓冲器被耦合以接收第一参考时钟信号并提供对应的第一差分参考时钟信号。第二组时钟信号输出缓冲器被耦合以接收第二参考时钟信号并提供第二差分参考时钟信号。第一和第二PLL电路、和第一和第二组输出缓冲器驻留在集成电路封装中，该集成电路封装具有管芯以接收至少第一差分参考时钟信号。

公开(公告)号：CN105027444A

公开(公告)日：2015-11-04

申请号：CN201480008926.3

申请日：2014-02-25

Applicant: 英特尔公司

Inventor： C·黄 ,  V·K·博杜 ,  S·卢苏 ,  N·B·彼德森

IPC: H03K19/0175 ,  H03L7/07

CPC classification number: H03L7/07 ,  G06F1/06 ,  G06F1/10 ,  G06F3/167 ,  H03L7/08 ,  H03L7/0891 ,  H03L2207/06

Abstract: 具有第一时钟比的第一锁相环(PLL)电路被耦合以接收输入差分时钟信号并生成第一参考时钟信号。具有第二时钟比的第二PLL电路被耦合以接收输入差分时钟信号并生成第二参考时钟信号。第一组时钟信号输出缓冲器被耦合以接收第一参考时钟信号并提供对应的第一差分参考时钟信号。第二组时钟信号输出缓冲器被耦合以接收第二参考时钟信号并提供第二差分参考时钟信号。第一和第二PLL电路、和第一和第二组输出缓冲器驻留在集成电路封装中，该集成电路封装具有管芯以接收至少第一差分参考时钟信号。