-
公开(公告)号：CN102308543A
公开(公告)日：2012-01-04
申请号：CN200980139216.3
申请日：2009-10-31
CPC分类号： H04L1/0027 , H04L1/0026 , H04L1/0057 , H04L1/08 , H04L5/0007 , H04L5/0053 , H04L5/0091 , H04W72/0413
摘要： 本发明的实施例提供一种装置，所述装置包括适用于无线网络的收发机，其使用结合了两级自适应快速反馈信道框架的快速反馈信道设计，所述两级自适应快速反馈信道框架将上行链路(UL)快速反馈信道分成主UL快速反馈信道和辅助UL快速反馈信道。
-
公开(公告)号：CN102308543B
公开(公告)日：2014-11-26
申请号：CN200980139216.3
申请日：2009-10-31
CPC分类号： H04L1/0027 , H04L1/0026 , H04L1/0057 , H04L1/08 , H04L5/0007 , H04L5/0053 , H04L5/0091 , H04W72/0413
摘要： 本发明的实施例提供一种装置，所述装置包括适用于无线网络的收发机，其使用结合了两级自适应快速反馈信道框架的快速反馈信道设计，所述两级自适应快速反馈信道框架将上行链路(UL)快速反馈信道分成主UL快速反馈信道和辅助UL快速反馈信道。
-
公开(公告)号：CN102625934A
公开(公告)日：2012-08-01
申请号：CN200980154460.7
申请日：2009-11-05
申请人： 英特尔公司
IPC分类号： G06F15/167 , G06F9/46 , G06F13/14
CPC分类号： G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
摘要： 本发明的多个实施例提供了用于CPU-GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
公开(公告)号：CN104298621A
公开(公告)日：2015-01-21
申请号：CN201410562398.8
申请日：2009-11-05
申请人： 英特尔公司
IPC分类号： G06F12/10
CPC分类号： G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
摘要： 本发明的多个实施例提供了用于CPU-GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
公开(公告)号：CN102144414A
公开(公告)日：2011-08-03
申请号：CN200980135110.6
申请日：2009-09-02
申请人： 英特尔公司
CPC分类号： H04B7/2606 , H04B7/2656 , H04L1/0001 , H04L1/1854 , H04L1/1861 , H04L1/1877 , H04L2001/0093 , H04W72/0453 , H04W72/046 , H04W84/047
摘要： 在一些实施例中，移动装置包括接口，它接收多播和广播服务(MBS)信号并且传送上行链路信号。移动装置还包括检测所接收的MBS信号的传送中的差错并且在上行链路信号的至少一些中在基于竞争的MBS反馈信道中提供指示差错的至少一些的否定确认(NACK)信号的逻辑。描述了其它实施例。
-
公开(公告)号：CN104298621B
公开(公告)日：2017-09-12
申请号：CN201410562398.8
申请日：2009-11-05
申请人： 英特尔公司
IPC分类号： G06F12/1072 , G06F12/1081 , G06F12/109
CPC分类号： G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
摘要： 本发明的多个实施例提供了用于CPU‑GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
公开(公告)号：CN102144414B
公开(公告)日：2014-03-05
申请号：CN200980135110.6
申请日：2009-09-02
申请人： 英特尔公司
CPC分类号： H04B7/2606 , H04B7/2656 , H04L1/0001 , H04L1/1854 , H04L1/1861 , H04L1/1877 , H04L2001/0093 , H04W72/0453 , H04W72/046 , H04W84/047
摘要： 在一些实施例中，移动装置包括接口，它接收多播和广播服务(MBS)信号并且传送上行链路信号。移动装置还包括检测所接收的MBS信号的传送中的差错并且在上行链路信号的至少一些中在基于竞争的MBS反馈信道中提供指示差错的至少一些的否定确认(NACK)信号的逻辑。描述了其它实施例。
-
公开(公告)号：CN102103567A
公开(公告)日：2011-06-22
申请号：CN201010601559.1
申请日：2010-12-20
申请人： 英特尔公司
IPC分类号： G06F15/167
CPC分类号： G06F12/109 , G06F9/466 , G06F9/544 , G06F15/167 , G06F2212/656 , G06F2212/657 , G06T1/20
摘要： 一种计算机系统可以包括计算机平台和输入-输出设备。所述计算机平台可以包括包含中央处理单元(CPU)和图形处理单元(GPU)的多个异构处理器、以及由至少一个异构处理器的物理私有存储空间所支持的共享虚拟存储器或者由异构处理器所共享的物理共享存储器。CPU(产生者)可以创建共享多版本数据并将该共享多版本数据存储在物理私有存储空间或者物理共享存储器中。GPU(使用者)可以获取或访问该共享多版本数据。
-
公开(公告)号：CN102741828B
公开(公告)日：2015-12-09
申请号：CN200980163225.6
申请日：2009-10-30
申请人： 英特尔公司
发明人： S·严 , X·周 , Y·高 , M·拉贾戈帕兰 , R·德奥达尔 , D·普措卢 , C·纳尔逊 , M·吉尔卡尔 , R·杰瓦 , T·陈 , S·罗 , S·琼金斯 , B·萨哈 , R·纳拉亚纳斯瓦米 , P·席
IPC分类号： G06F15/16 , G06F9/28 , G06F15/167
摘要： 计算机系统可以包括计算机平台和输入-输出设备。计算机平台可以包括多个异构处理器，所述多个异构处理器例如包括中央处理单元（CPU）和图形处理单元（GPU）。GPU可以耦合到GPU编译器和GPU链接器/加载器，而CPU可以耦合到CPU编译器和CPU链接器/加载器。用户可以用面向对象语言创建共享对象，而且共享对象可以包括虚函数。共享对象可以在异构处理器之间被细粒度划分。GPU编译器可以向CPU分配共享对象并可以创建用于允许GPU调用共享对象的虚函数的第一和第二使能通路。因此，可以包括虚函数的共享对象可以无缝地在CPU与GPU之间共享。
-
公开(公告)号：CN102625934B
公开(公告)日：2015-06-17
申请号：CN200980154460.7
申请日：2009-11-05
申请人： 英特尔公司
IPC分类号： G06F15/167 , G06F9/46 , G06F13/14
CPC分类号： G06F9/544 , G06F12/0815 , G06F12/084 , G06F12/1009 , G06F12/1063 , G06F12/1072 , G06F12/1081 , G06F12/109 , G06F2212/161 , G06F2212/622 , G06F2212/656 , G06F2212/657 , G06F2212/682 , G06T1/20 , G06T1/60
摘要： 本发明的多个实施例提供了用于CPU-GPU平台的编程模型。特别是，本发明的多个实施例提供用于集成和分离设备的统一编程模型。该模型也可以统一地对多个GPU卡和混合GPU系统(分离的和集成的)工作。这允许软件销售商编写单个应用堆栈并使其面向所有不同的平台。此外，本发明的实施例提供了在CPU和GPU之间的共享存储器模型。代替了共享整个虚拟地址空间，仅仅虚拟地址空间的一部分需要被共享。这允许在分离的和集成的设置中的高效实施。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.028 秒)
