一种基于碳化硅双面子模块并联的大容量电力电子模块

    公开(公告)号:CN118889873A

    公开(公告)日:2024-11-01

    申请号:CN202410953174.3

    申请日:2024-07-16

    摘要: 本发明涉及电力电子器件封装集成技术领域,具体为一种基于碳化硅双面子模块并联的大容量电力电子模块,包括适用于多模块并联的双面碳化硅功率半桥模块、双面散热器、薄膜解耦电容、交流端汇流排、并联模块驱动PCB板、直流侧母排、母线支撑薄膜电容。功率模块属于多模块并联的半桥结构,每个功率子模块与双面散热器紧密结合,通过直流侧母排与交流段汇流排实现并联。本发明通过优化母排并联支路端子寄生参数,集成双面散热器,使用集成栅源电压稳定电路的单驱动板,保证了该大容量电力电子模块各并联双面碳化硅功率模块间电流均衡的同时还具备良好的散热性能和较高功率密度,适用于电动汽车应用领域中大容量电流的应用场合。

    一种适用于多模块并联的碳化硅双面功率模块设计

    公开(公告)号:CN118888523A

    公开(公告)日:2024-11-01

    申请号:CN202410953188.5

    申请日:2024-07-16

    摘要: 本发明涉及电力电子器件封装集成技术领域,具体为一种适用于多模块并联的碳化硅双面功率模块设计,功率模块为半桥结构,上半桥臂与下半桥臂均设置有两个并联且布局完全对称的碳化硅功率芯片,模块正负极连接节点、交流中间节点均通过功率端子进行引出,上下半桥驱动连接点也通过驱动端子进行引出,并设有集成驱动电阻;上桥臂DBC基板和下桥臂DBC基板通过金属柱实现硬件和电气连接。本发明实现了两芯片并联完全对称的布局设计,对功率端子布局和驱动部分分别进行了优化,可以做到内部并联芯片电流均衡;采用先进双面模块封装工艺,具有较高的功率密度和散热性能,并利于扩展为多模块并联,以适应在电动汽车应用领域中更大电流的场合。

    一种低寄生电感高散热性能的SiC双面冷却模块

    公开(公告)号:CN116314170A

    公开(公告)日:2023-06-23

    申请号:CN202310074662.2

    申请日:2023-01-28

    摘要: 本发明涉及电力电子器件封装集成技术领域,尤其涉及一种低寄生电感高散热性能的SiC双面冷却模块,包括金属基板、功率端子正极、功率端子负极、交流端子、上半桥碳化硅MOS芯片、下半桥碳化硅MOS芯片、底层芯片、作为交流端子引出层的顶层DBC基板、作为负极端子引出层的中间层DBC基板、作为正极端子引出层的底层DBC基板和功率回路金属柱;上半桥碳化硅MOS芯片通过功率回路金属柱与顶层DBC基板的铜层连接;下半桥碳化硅MOS芯片通过功率回路金属柱与底层DBC基板的铜层连接。本发明采用多层堆叠双面结构,使得换流路径为垂直换流结构,不仅减小了换流回路面积,而且通过各层相反的电流流向产生了不错的负互感抵消,优化模块换流路径。

    高功率密度和绝缘增强的中高压SIC功率模块及制备工艺

    公开(公告)号:CN116259548A

    公开(公告)日:2023-06-13

    申请号:CN202310077853.4

    申请日:2023-01-28

    摘要: 本发明涉及电力半导体封装技术领域,尤其涉及一种高功率密度和绝缘增强的中高压SIC功率模块及制备工艺,其模块包括正极负极电位DBC基板、直流正极电位端子、直流负极端子、上桥臂钼柱、上桥臂SiC MOSFET芯片、交流电位DBC基板、交流电位端子、下桥臂钼柱和下桥臂SiC MOSFET芯片,正极负极电位DBC基板和交流电位DBC基板相对设置,且相对的表面铜层上均涂覆有PI涂层,上桥臂SiC MOSFET芯片和下桥臂SiC MOSFET芯片的表面涂覆有PI涂层。本发明是基于平面封装和PI薄膜工艺的双面散热结构高功率密度封装模块,优化布局和PI薄膜的应用使模块能够在数十纳秒内切换6kV,同时振荡和电压过冲可以忽略不计且而由模块到芯片的功率利用率高达81%。

    一种基于PTFE涂料的倒装SiC半桥模块及制备工艺

    公开(公告)号:CN116092952A

    公开(公告)日:2023-05-09

    申请号:CN202310077176.6

    申请日:2023-01-28

    摘要: 本发明涉及电力电子器件封装集成技术领域,尤其涉及一种基于PTFE涂料的倒装SiC半桥模块及制备工艺,包括功率端子正极、功率端子负极、上层DBC基板、下层DBC基板、交流端子、上层MOSFET芯片和下层MOSFET芯片,功率端子正极和功率端子负极均与上层DBC基板的铜层连接,交流端子与下层DBC基板的铜层连接,上层DBC基板和下层DBC基板相对设置,且相对的一侧涂覆有PTFE涂层;上层DBC基板与下层DBC基板之间的垂直距离等于MOSFET芯片的厚度。本发明针对1200V以下电压等级的模块,可以提升模块散热性能,且兼容常规焊接工艺,制作不需要额外的成本,适合大规模市场应用。

    一种SiCMOSFET多芯片并联子单元压接封装结构

    公开(公告)号:CN116072660A

    公开(公告)日:2023-05-05

    申请号:CN202310077150.1

    申请日:2023-01-28

    摘要: 本发明涉及电力半导体封装技术领域,尤其涉及一种SiC MOSFET多芯片并联子单元压接封装结构,包括双面DBC陶瓷板、弹性组合、栅极钼片端子、源极钼片端子、漏极钼片端子、单面DBC陶瓷板、SiC MOSFET芯片和散热器,多个SiC MOSFET芯片均与单面DBC陶瓷板表面连接,且露出SiC MOSFET芯片表面的栅极和源极;SiC MOSFET芯片的漏极电极与单面DBC陶瓷板相连,SiC MOSFET芯片的栅极电极分别通过四个栅极钼片端子引出,漏极钼片端子与单面DBC陶瓷板连接,栅极钼片端子与双面DBC陶瓷板上的栅极部分连接,源极钼片端子与双面DBC陶瓷板上的源极部分连接;单面DBC陶瓷板和双面DBC陶瓷板均采用Al2O3材料制成。本发明解决了传统层叠型封装无法适应硅器件的高温、高压、高频等要求的问题。