-
公开(公告)号：CN116298721A
公开(公告)日：2023-06-23
申请号：CN202310147324.7
申请日：2023-02-21
Applicant: 西安交通大学
IPC: G01R31/12
Abstract: 本发明公开了一种高压碳化硅功率模块内部局部放电检测系统及方法，包括宽带光源、光纤隔离器、光纤环形器、单模3×3光纤耦合器、延迟光纤、第一单模1×2光纤耦合器、光纤传感器、第二单模1×2光纤耦合器、光功率计、第一单模光纤、第二单模光纤、第三单模光纤、第四单模光纤、第五单模光纤、第六单模光纤、光纤转接器、光纤转接器、平衡光电探测器、模拟低通滤波器、数据采集卡和上位机。本发明可以针对不同频段的局部放电信号调节光纤传感器本身的尺寸，以获得符合需求的检测信噪比；同时本发明不会受到电磁干扰的影响，可以应用在高压领域。
-
公开(公告)号：CN118899287A
公开(公告)日：2024-11-05
申请号：CN202411072927.6
申请日：2024-08-06
Applicant: 西安交通大学
IPC: H01L23/492 , H01L23/49 , H01L23/488 , H01L21/48 , H01L21/60 , H01L21/50
Abstract: 本发明公开了一种基于柔性互连的高压功率器件结构及制备方法和电力设备，属于电力半导体封装技术领域。本发明提供的基于柔性互连的高压功率器件互连结构为双面封装结构，通过融合中部形变段和两端固定段的导电弹片，克服了现有技术中双面互连封装因刚性构造固有的局限性，将传统技术中刚性的多芯片互连结构转化为柔性结构，实现固定铜板和活动铜板的柔性连接；基于柔性连接，通过导电弹片对由于芯片、焊层、金属垫块等加工公差导致的高度差异变化，加以补偿，避免了多芯片互连时，上表面高度差对于焊接质量的影响；同时，通过基于柔性互连的高压功率器件结构设计，提升高压功率器件的通流能力、可靠性及对抗热应力老化的能力。
-
公开(公告)号：CN116092952A
公开(公告)日：2023-05-09
申请号：CN202310077176.6
申请日：2023-01-28
Applicant: 西安交通大学
Abstract: 本发明涉及电力电子器件封装集成技术领域，尤其涉及一种基于PTFE涂料的倒装SiC半桥模块及制备工艺，包括功率端子正极、功率端子负极、上层DBC基板、下层DBC基板、交流端子、上层MOSFET芯片和下层MOSFET芯片，功率端子正极和功率端子负极均与上层DBC基板的铜层连接，交流端子与下层DBC基板的铜层连接，上层DBC基板和下层DBC基板相对设置，且相对的一侧涂覆有PTFE涂层；上层DBC基板与下层DBC基板之间的垂直距离等于MOSFET芯片的厚度。本发明针对1200V以下电压等级的模块，可以提升模块散热性能，且兼容常规焊接工艺，制作不需要额外的成本，适合大规模市场应用。
-
公开(公告)号：CN118777668A
公开(公告)日：2024-10-15
申请号：CN202411153365.8
申请日：2024-08-21
Abstract: 本发明涉及封装测试技术领域，具体为一种高压碳化硅MOSFET的漏电流检测电路及方法，该电路包括HTRB测试主电路、采样电路，测试所用的加热台和待测高压碳化硅MOSFET均与主电路连接，采样电路包括采样电阻、仪用放大器、ADC转换器和DSP处理器，待测高压碳化硅MOSFET的栅极接在采样电阻与HTRB测试主电路之间，采样电阻的一端与HTRB测试主电路的负极连接，采样电阻与仪用放大器的输入端连接，仪用放大器的输出端与ADC转换器的输入端连接，ADC转换器的输出端与DSP处理器的输入端连接，本发明设计合理、全面，能够准确评估MOSFET在极端条件下的漏电流性能，通过进一步优化电路设计和检测方法，可以进一步提高测试的准确性和可靠性，为MOSFET的可靠性评估和筛选提供有力支持。
-
公开(公告)号：CN117790441A
公开(公告)日：2024-03-29
申请号：CN202311847551.7
申请日：2023-12-28
Applicant: 西安交通大学
IPC: H01L23/427 , H01L23/373 , H01L23/367 , H01L23/498
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种基于相变均热的高压高频功率器件基板结构，包括平行设置的铜基板和DBC基板，铜基板上开设有凹槽，凹槽内部设有凸台；DBC基板架设于凹槽上，铜基板和凸台均与DBC基板的下铜层连接；DBC基板的上铜层用于连接高压高频功率器件；当铜基板与DBC基板连接后，凹槽在DBC基板的覆盖下形成散热空腔；散热空腔内部充设有相变工质，且散热空腔内部预设真空度。本发明通过注入相变工质后抽一定程度真空形成相变传热循环，显著提高了基板的散热效率。通过减少DBC基板下层铜的面积并配合散热基板，有效减少了功率模块的对地寄生电容，提升了模块整体的电热综合稳定性。
-
Patent Agency Ranking
公开(公告)号：CN116741763A
公开(公告)日：2023-09-12
申请号：CN202310155242.7
申请日：2023-02-22
Applicant: 西安交通大学
IPC: H01L25/16 , H01L23/29 , H01L23/31 , H01L23/367 , H01L23/373 , H01L23/15 , H01L21/56 , H01L21/50 , H01L23/64 , H01L23/492 , H02M7/00 , H02M1/00 , H02M1/44
Abstract: 基于垂直导电结构功率芯片的功率模块及其制备方法，包括功率半桥芯片、顶板、底板、驱动铜面、功率铜面和解耦电容；功率半桥芯片设置在顶板和底板之间，顶板和底板相对的面上均设置有驱动铜面和功率铜面；功率半桥芯片的上下两面均设置有驱动铜面和功率铜面；功率半桥芯片上下两面的驱动铜面和功率铜面，与顶板和底板上的对应的驱动铜面和功率铜面连接；解耦电容连接在底板的功率铜面上。本发明整个回路寄生电感小于4nH，有效减小芯片开通关断过程中的过电压和电流震荡。同时通过先进Fan‑out工艺在芯片指定位置填充绝缘材料，保证模块的绝缘及可靠性。模块两侧采用陶瓷基板实现散热，减小模块热阻。
-
公开(公告)号：CN116259548A
公开(公告)日：2023-06-13
申请号：CN202310077853.4
申请日：2023-01-28
Applicant: 西安交通大学
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种高功率密度和绝缘增强的中高压SIC功率模块及制备工艺，其模块包括正极负极电位DBC基板、直流正极电位端子、直流负极端子、上桥臂钼柱、上桥臂SiC MOSFET芯片、交流电位DBC基板、交流电位端子、下桥臂钼柱和下桥臂SiC MOSFET芯片，正极负极电位DBC基板和交流电位DBC基板相对设置，且相对的表面铜层上均涂覆有PI涂层，上桥臂SiC MOSFET芯片和下桥臂SiC MOSFET芯片的表面涂覆有PI涂层。本发明是基于平面封装和PI薄膜工艺的双面散热结构高功率密度封装模块，优化布局和PI薄膜的应用使模块能够在数十纳秒内切换6kV，同时振荡和电压过冲可以忽略不计且而由模块到芯片的功率利用率高达81％。
-
公开(公告)号：CN118091201A
公开(公告)日：2024-05-28
申请号：CN202410230748.4
申请日：2024-02-29
Applicant: 西安交通大学
IPC: G01R1/04 , H01R13/02 , H01R13/53 , H01R13/40 , G01R31/327
Abstract: 本发明涉及中高压电子器件领域，尤其涉及一种于中高压领域的防止空气闪络的双脉冲测试用直流电容母排。该母排结构由若干层绝缘层及若干层母排组成，可实现电容的串并联，可并联电阻实现均压。第一层母排具有正接线端，最后一层母排具有负接线端，用以与待测器件连接。第一层及最后一层绝缘层表面通过采用激光飞秒工艺刻蚀微型结构，能够在极小的爬电距离下防止空气下的沿面闪络。母排正负接线连接处采用防闪络板，有效避免连接被测件后的沿面闪络。本发明可以降低直流母排的寄生参数，同时可以减小沿面闪络的风险，提升中高压情况下母排使用的可靠性。
-
公开(公告)号：CN114695295A
公开(公告)日：2022-07-01
申请号：CN202210297068.5
申请日：2022-03-24
Applicant: 西安交通大学
Abstract: 本发明涉及电力半导体封装领域，尤其涉及一种基于SiC MOSFET的1000A大容量半桥功率模块及制作工艺，其功率模块包括外壳、铜基板、功率母排和三块DBC子单元，所述DBC子单元为半桥拓扑；所述DBC子单元包括DBC基板和至多十二个SiCMOSFET芯片，多个所述SiCMOSFET芯片对称并联设置于DBC基板上，所述功率母排与DBC基板连接；所述DBC基板上设有导电柱，所述导电柱用于连接外接驱动信号端子。本发明优化了现有技术中存在的SiC器件多芯片并联使用时电流分配不均的问题，降低了模块的寄生电感，提高散热能力，同时兼容传统的键合线工艺和焊接工艺，适宜于在工业生产中推广应用，获得的产品额定电流为1000A，实现了半桥功率模块电流容量的突破。
-
公开(公告)号：CN114695290A
公开(公告)日：2022-07-01
申请号：CN202210297069.X
申请日：2022-03-24
Applicant: 西安交通大学
IPC: H01L23/373 , H01L23/49 , H01L25/07 , H02M1/00
Abstract: 本发明涉及电力半导体封装技术领域，尤其涉及一种基于SiC MOSFET的多芯片并联半桥模块，包括DBC基板、连接节点、对称设置于DBC基板上的上半桥臂和下半桥臂，所述DBC基板包括陶瓷层和两层导电层，所述陶瓷层设置于两层导电层之间；所述上半桥臂和下半桥臂均包括对称且并联设置的六枚SiC MOSFET芯片，在上半桥臂中，所述SiC MOSFET芯片的漏极与DC+节点连接，所述SiC MOSFET芯片的功率源极与AC节点连接，所述SiC MOSFET芯片的驱动源极与第一源极节点连接，所述SiC MOSFET芯片的栅极与第一栅极节点连接。本发明通过调整源极键合线参数以及布局的对称性，优化了传统功率模块中多芯片并联使用中存在的电流分配不均问题。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.019 seconds)
