-
公开(公告)号:CN111144014A
公开(公告)日:2020-05-12
申请号:CN201911389441.4
申请日:2019-12-30
申请人: 西安电子工程研究所
IPC分类号: G06F30/20
摘要: 本发明涉及一种基于FPGA的二维平面相控阵天线配相算法实现方法,采用FPGA硬件实现本发明,利用FPGA丰富的DSP资源、存储资源和并行运行特性,通过算法优化实现二维平面相控阵天线配相算法,提高算法的运算速度。通过将配相算法中的浮点型数据转换为整型数据、使用查表法简化运算过程、以数据量化和数据编码原理为基础,简化配相算法中的取模运算、以数据量化为基础,简化四舍五入运算获得最终配相码。本发明实现的配相算法运算速度由计数器时钟频率决定,运算精度由扩大倍数决定。
-
-
公开(公告)号:CN105680120B
公开(公告)日:2018-04-13
申请号:CN201610056179.1
申请日:2016-01-27
申请人: 西安电子工程研究所
IPC分类号: H01P1/00
摘要: 本发明涉及一种IMPATT二极管夹持紧固装置,用于解决基于IMPATT二极管技术的3mm波段微波器件中IMPATT二极管的夹持紧固等问题。装置采用独特的卡环设计,通过调节螺柱对IMPATT管的管壳底部施加应力,从而实现对IMPATT管的位置调节功能。通过将卡环两端设计为锥形结构,并对锥形部分进行开缝处理,在紧固螺栓对锁紧环和卡环施加应力时,使得卡环锥形开缝处部分发生微小形变,从而将IMPATT管紧紧锁住,从而实现对IMPATT管的夹持紧固功能。通过卡环材料的合理选型和控制装配间隙,通过装置导热率,从而实现IMPATT管对外良好导热功能。与现有IMPATT二极管的夹持紧固装置相比,本发明具有可调性好、可靠性高、导热性好以及小型化等优点。
-
公开(公告)号:CN105680120A
公开(公告)日:2016-06-15
申请号:CN201610056179.1
申请日:2016-01-27
申请人: 西安电子工程研究所
IPC分类号: H01P1/00
CPC分类号: H01P1/005
摘要: 本发明涉及一种IMPATT二极管夹持紧固装置,用于解决基于IMPATT二极管技术的3mm波段微波器件中IMPATT二极管的夹持紧固等问题。装置采用独特的卡环设计,通过调节螺柱对IMPATT管的管壳底部施加应力,从而实现对IMPATT管的位置调节功能。通过将卡环两端设计为锥形结构,并对锥形部分进行开缝处理,在紧固螺栓对锁紧环和卡环施加应力时,使得卡环锥形开缝处部分发生微小形变,从而将IMPATT管紧紧锁住,从而实现对IMPATT管的夹持紧固功能。通过卡环材料的合理选型和控制装配间隙,通过装置导热率,从而实现IMPATT管对外良好导热功能。与现有IMPATT二极管的夹持紧固装置相比,本发明具有可调性好、可靠性高、导热性好以及小型化等优点。
-
公开(公告)号:CN111144014B
公开(公告)日:2023-03-28
申请号:CN201911389441.4
申请日:2019-12-30
申请人: 西安电子工程研究所
IPC分类号: G06F30/20
摘要: 本发明涉及一种基于FPGA的二维平面相控阵天线配相算法实现方法,采用FPGA硬件实现本发明,利用FPGA丰富的DSP资源、存储资源和并行运行特性,通过算法优化实现二维平面相控阵天线配相算法,提高算法的运算速度。通过将配相算法中的浮点型数据转换为整型数据、使用查表法简化运算过程、以数据量化和数据编码原理为基础,简化配相算法中的取模运算、以数据量化为基础,简化四舍五入运算获得最终配相码。本发明实现的配相算法运算速度由计数器时钟频率决定,运算精度由扩大倍数决定。
-
-
公开(公告)号:CN105743441A
公开(公告)日:2016-07-06
申请号:CN201610056213.5
申请日:2016-01-27
申请人: 西安电子工程研究所
IPC分类号: H03B9/12
CPC分类号: H03B9/12 , H03B2009/126
摘要: 本发明提供了一种脉宽、幅值及脉内斜率可调的快速大功率脉冲电流的产生方法和电路装置,适用于负载接地的具有大功率、快速上升沿、脉冲内斜率可调等特点的电流脉冲输出场合。本发明电路装置包括直流电源、脉冲产生装置、快速上升沿驱动电路、斜率调整电路、脉冲电流输出电路,最终产生一个脉宽、幅值和脉内电流斜率可调且具有快速上升沿的大电流脉冲,满足IMPATT二极管振荡装置中对激励脉冲的要求。
-
-
-
-
-
-
-