公开(公告)号：CN118039479A

公开(公告)日：2024-05-14

申请号：CN202410140950.8

申请日：2024-01-31

申请人： 西安电子科技大学

发明人： 朱青 ,  郭思音 ,  陈怡霖 ,  张濛 ,  宓珉瀚 ,  祝杰杰 ,  马晓华

IPC分类号： H01L21/335 ,  H01L29/778

摘要： 本发明涉及一种基于超临界流体处理工艺的多沟道HEMTs及制备方法，制备方法包括：在衬底层表面依次生长缓冲层、多沟道异质结结构和帽层，多沟道异质结结构包括层叠的至少两个二维电子气沟道结构；在靠近衬底层的二维电子气沟道上方制备源极和漏极；在帽层、源极和漏极的表面生长钝化层，并刻蚀掉源极和漏极表面的钝化层；沿栅宽方向，刻蚀源极和漏极之间的钝化层以形成贯穿钝化层的栅槽，得到待处理样品；基于超临界流体处理工艺，将待处理样品在预设压强和预设温度下保持预设时间，得到处理样品。该方法基于超临界流体工艺对样品进行处理，可以对材料表面及材料内部深层在材料生长过程中引入和工艺过程中引入的材料缺陷进行修复。

公开(公告)号：CN116298747A

公开(公告)日：2023-06-23

申请号：CN202310079234.9

申请日：2023-02-01

申请人： 西安电子科技大学

发明人： 朱青 ,  郭思音 ,  陈怡霖 ,  张濛 ,  马晓华

IPC分类号： G01R31/26 ,  G01R27/02

摘要： 本发明公开了一种氮化镓基双异质结HEMT场效应迁移率的表征方法，包括将待测试的HEMT制备为fat‑FET结构的HEMT，其中，待测试的HEMT为氮化镓基双异质结HEMT，fat‑FET结构的HEMT为fat‑FET结构的氮化镓基双异质结HEMT。对fat‑FET结构的HEMT进行沟道电导测试；对fat‑FET结构的HEMT进行CV特性曲线测试得到第一电容‑电压变化曲线；对第一电容‑电压变化曲线进行加和处理；根据预设公式得到上沟道和下沟道的场效应迁移率‑栅压曲线图；分别得到上、下沟道的电子面密度‑栅压曲线图；分别得到上、下沟道的场效应迁移率‑电子面密度曲线图。本发明能够分别表征上、下沟道具体的场效应迁移率，提高了对氮化镓基双异质结HEMT的场效应迁移率的表征精度，有益于氮化镓基双异质结HEMT的特性分析和工艺优化。

公开(公告)号：CN115274416A

公开(公告)日：2022-11-01

申请号：CN202210769785.3

申请日：2022-07-01

申请人： 西安电子科技大学

发明人： 张鹏 ,  李苗 ,  朱青 ,  马晓华 ,  刘加志

IPC分类号： H01L21/28 ,  H01L21/288 ,  H01L29/423

摘要： 本发明涉及一种基于两步法制作栅脚和栅帽的浮空T型栅的制作方法，包括：选取半导体层；在半导体层上制备具有栅脚区的第一光刻胶层；在第一光刻胶层和栅脚区上制备金属层；在金属层上制备具有栅帽区的第二光刻胶层，栅帽区通过光刻曝光显影出金属层；在栅帽区制备栅帽；去除第二光刻胶层；去除栅帽两侧位于第一光刻胶层上的金属层；去除第一光刻胶层，以制备T型栅结构。本发明采用薄胶，不仅提高了光刻分辨率，而且可以做出尺寸更小的栅脚。尺寸小的栅极可以使器件频率得到大幅度的提升，满足器件在毫米波以上频段的使用。

公开(公告)号：CN114823926A

公开(公告)日：2022-07-29

申请号：CN202210192822.9

申请日：2022-02-28

申请人： 西安电子科技大学

发明人： 武玫 ,  马晓华 ,  杨凌 ,  贾富春 ,  侯斌 ,  张濛 ,  朱青 ,  郝跃

IPC分类号： H01L29/872 ,  H01L29/267 ,  H01L21/329

摘要： 本发明涉及一种基于P型金刚石的氧化镓异质结肖特基二极管及制备方法，二极管包括：衬底层、漂移层、若干P型金刚石区、阴极和阳极，其中，阴极、衬底层、漂移层依次层叠；若干P型金刚石区间隔分布在漂移层的表层中；阳极位于漂移层的表面，且阳极的一端与一P型金刚石区部分交叠，另一端与另一P型金刚石区部分交叠；P型金刚石区包括第一阶区域和第二阶区域，第一阶区域位于第二阶区域上，第一阶区域的侧面和第二阶区域的侧面中至少一个侧面相对于漂移层的表面倾斜。该肖特基二极管缓和了结势垒肖特基二极管的电场集中问题，同时规避了制备P型Ga2O3的难题，实现了高质量的肖特基二极管。

公开(公告)号：CN114823925A

公开(公告)日：2022-07-29

申请号：CN202210192802.1

申请日：2022-02-28

申请人： 西安电子科技大学

发明人： 杨凌 ,  武玫 ,  王平 ,  侯斌 ,  张濛 ,  宓珉瀚 ,  朱青 ,  马晓华 ,  郝跃

IPC分类号： H01L29/872 ,  H01L29/868 ,  H01L29/06 ,  H01L29/267 ,  H01L21/329

摘要： 本发明公开了一种基于P型岛和超结结构的混合PIN肖特基二极管及其制备方法，该二极管自下而上依次包括：阴极、n+‑Ga2O3衬底层、n‑‑Ga2O3漂移层、阳极，其中，n‑‑Ga2O3漂移层和阳极接触面上设有若干重掺杂P型岛；重掺杂P型岛下方对应设有若干轻掺杂P型区，以与n‑‑Ga2O3漂移层形成超结结构；其中，重掺杂P型岛和轻掺杂P型区均采用氮化镓材料。本发明提供的基于P型岛和超结结构的混合PIN肖特基二极管采用了若干重掺杂P型岛结构，并在其下方引入了轻掺杂P型区域，形成超结结构，通过耗尽肖特基接触区域下方的电子，降低了器件反向泄漏电流，增加了器件击穿电压，同时以P型GaN作为重掺杂P型岛和轻掺杂P型区的材料规避了P型Ga2O3制备困难的问题。

公开(公告)号：CN114725192A

公开(公告)日：2022-07-08

申请号：CN202210147863.6

申请日：2022-02-17

申请人： 西安电子科技大学

发明人： 张濛 ,  田晓坤 ,  马晓华 ,  陈怡霖 ,  宓珉瀚 ,  朱青

IPC分类号： H01L29/10 ,  H01L29/423 ,  H01L29/778 ,  H01L21/335

摘要： 本发明涉及一种面向5G基站的耐压射频器件及其制备方法，该器件包括：衬底层；缓冲层，位于衬底层上；沟道层，位于缓冲层上；源极，位于沟道层的一端；漏极，位于沟道层的另一端；插入层，位于沟道层上，且位于源极和漏极之间；势垒层，位于插入层上；其中，沿着栅宽方向，在势垒层、插入层和沟道层内间隔设置有若干凹槽，凹槽的底部位于沟道层内；钝化层，位于势垒层上，其中，沿着栅宽方向，设置有贯穿钝化层的栅槽，且若干凹槽位于栅槽下；栅极，位于若干凹槽和栅槽中；其中，凹槽呈圆孔状，且该圆孔的中心位于栅长中心的延长线上。本发明的器件在沟道内部形成孔状阵列Fin结构，提高了器件线性度以及器件击穿电压。

公开(公告)号：CN114446892A

公开(公告)日：2022-05-06

申请号：CN202210013572.8

申请日：2022-01-06

申请人： 西安电子科技大学

发明人： 武玫 ,  牛雪锐 ,  侯斌 ,  杨凌 ,  张濛 ,  朱青 ,  王冲 ,  马晓华 ,  郝跃

IPC分类号： H01L21/8252 ,  H01L27/092

摘要： 本发明提供的一种N面GaN基CMOS器件及其制备方法，通过在Si衬底上外延生长GaN缓冲层以及p‑GaN/AlGaN/GaN异质结，通过光刻选区刻蚀固定区域的p‑GaN层，随即将p‑GaN刻蚀凹槽区用绝缘介质填充。完成上述处理后，将绝缘介质使用化学机械抛光后，键合在Si(100)衬底。反转外延层，在留有p‑GaN层的区域上制备n沟道器件，并使栅区域和p‑GaN区域对齐。同时制备p沟道器件，最后将n沟道器件和p沟道器件的漏电极互联，实现CMOS器件。与传统的Ga面p沟道器件制备工艺相比，本发明能够使p沟道器件有较高的空穴迁移率，制备的CMOS结构的特性更优化。

公开(公告)号：CN112510089A

公开(公告)日：2021-03-16

申请号：CN202011389878.0

申请日：2020-12-01

申请人： 西安电子科技大学

发明人： 武玫 ,  马晓华 ,  程可 ,  朱青 ,  张濛 ,  侯斌 ,  杨凌 ,  郝跃

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/20 ,  H01L23/367 ,  H01L23/373

摘要： 本发明公开了一种基于插指状复合金刚石层的GaN HEMT及制备方法；该GaN HEMT包括衬底、中间层和介质层；中间层包括势垒层和缓冲层；源、漏、栅电极穿过介质层与势垒层接触；中间层沿栅宽方向刻蚀有插指型凹槽，插指型凹槽正上方的介质层形成第一插指结构；第一插指结构在水平方向位于栅、漏电极之间并与栅电极相邻；栅、漏电极之间的介质层上生长有复合金刚石散热层，包括上层的纳米金刚石层和下层的p型掺杂金刚石层；p型掺杂金刚石层呈第二插指结构；第二插指结构与第一插指结构无缝对接；栅电极上端向漏电极的方向延伸，以实现栅电极与p型掺杂金刚石层的接触。本发明可以提高GaN HEMT在微波大功率场景下的散热能力。

公开(公告)号：CN112466944A

公开(公告)日：2021-03-09

申请号：CN202011389894.X

申请日：2020-12-01

申请人： 西安电子科技大学

发明人： 马晓华 ,  武玫 ,  程可 ,  朱青 ,  张濛 ,  侯斌 ,  杨凌 ,  郝跃

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/20 ,  H01L23/367 ,  H01L23/373

摘要： 本发明公开了一种基于插指状p型掺杂金刚石的GaN HEMT及制备方法；该GaN HEMT包括自下而上设置的衬底、中间层和介质层；中间层包括势垒层以及缓冲层；源、漏、栅电极分别穿过介质层与势垒层接触；中间层沿栅宽方向刻蚀有插指型凹槽，插指型凹槽正上方的介质层形成第一插指结构；第一插指结构在水平方向上位于栅电极和漏电极之间并与栅电极相邻；栅、漏电极之间的介质层上生长有p型掺杂金刚石散热层；p型掺杂金刚石散热层的下表面形成第二插指结构；第二插指结构与第一插指结构无缝对接；栅电极的上端向漏电极的方向延伸，以覆盖p型掺杂金刚石散热层的部分上表面。本发明可以提高GaN HEMT在微波大功率场景下的散热能力。

公开(公告)号：CN112466943A

公开(公告)日：2021-03-09

申请号：CN202011384359.5

申请日：2020-12-01

申请人： 西安电子科技大学

发明人： 马晓华 ,  程可 ,  武玫 ,  朱青 ,  张濛 ,  侯斌 ,  杨凌 ,  郝跃

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/20 ,  H01L23/367 ,  H01L23/373

摘要： 本发明公开了一种基于p型掺杂金刚石散热层的GaN HEMT及制备方法；该GaN HEMT包括自下而上设置的衬底、GaN材质的缓冲层、势垒层、介质层以及顶部散热层，还包括：源电极、漏电极以及栅电极；其中，在水平方向上，所述栅电极位于所述源电极和所述漏电极之间，所述顶部散热层位于所述栅电极和所述漏电极之间并与所述栅电极相接触；所述源电极、所述漏电极以及所述栅电极分别穿过所述介质层与所述势垒层相接触；所述栅电极的上端向所述漏电极的方向延伸，以覆盖所述顶部散热层的部分表面；所述顶部散热层为p型掺杂金刚石层。本发明可以提高GaN HEMT在微波大功率场景下的散热能力。