-
公开(公告)号：CN118919567A
公开(公告)日：2024-11-08
申请号：CN202410982144.5
申请日：2024-07-22
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明提出了一种铁电掺杂多模式可重构场效应晶体管及其制备方法，旨在解决后摩尔时代集成电路在低功耗和高性能之间难以兼顾的难题，同时提高器件功能密度以突破微缩瓶颈。该晶体管通过引入兼容CMOS工艺的铪基铁电材料，实现了在N/P MOSFET和N/P TFET四种工作模式之间的重构，使器件能够根据具体应用需求灵活切换晶体管模式，显著提高了集成电路的功能密度和适应性。其制备方法包括采用具有Si‑SiO2‑Si结构的SOI基片，利用淀积、刻蚀和反应溅射等工艺步骤，构建源区、漏区、控制栅极氧化层、控制栅极、编程栅极铁电层及编程栅极等关键结构，并通过脉冲电压对源区和漏区进行非易失铁电掺杂，实现器件的多模式重构，本发明为推动新一代集成电路的发展提供了有效技术方案。
-
公开(公告)号：CN118866955A
公开(公告)日：2024-10-29
申请号：CN202410930274.4
申请日：2024-07-11
申请人： 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号： H01L29/778 , H01L21/335 , H01L29/47 , H01L27/085 , H01L29/49
摘要： 本发明公开了一种单片集成的PGaN栅控的Cascode结构氮化镓HEMT，包括：外延结构，包括衬底以及位于其表面的缓冲层、沟道层、势垒层和位于势垒层远离衬底一侧的PGaN层及TiN金属层，PGaN层位于势垒层表面且位于PGaN栅极区域内，TiN金属层位于PGaN层的表面；PGaN栅极区域的栅极金属，位于TiN金属层远离衬底一侧的表面；肖特基栅极区域的栅极金属，位于势垒层远离衬底一侧的表面；位于源极区域和漏极区域的欧姆金属；位于源极区域和漏极区域中欧姆金属表面的第一金属层，且源极区域与肖特基栅极区域通过该第一金属层连接，形成级联的PGaN栅E‑mode HEMT和肖特基栅D‑mode HEMT。
-
公开(公告)号：CN118762730A
公开(公告)日：2024-10-11
申请号：CN202410982147.9
申请日：2024-07-22
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
摘要： 本发明公开了一种热感知型铁电电容感存算器件，包括依次设置的顶电极、铁电层、绝缘层、半导体层和加热电极；当热信号驱动时，顶电极用于施加电压脉冲作为编程电信号，加热电极用于施加热信号；通过电压脉冲改变铁电层的铁电材料极化状态，与热信号共同作用使半导体产生积累和耗尽状态，顶电极与加热电极之间总电容对应高电容状态和低电容状态，即逻辑状态“1”和逻辑状态“0”，且根据编程电信号和热信号的不同，得到不同中间状态，即实现温度驱动的多值存储功能。本发明利用电容型非破坏性读取操作方式，集温度感知、数据存储、逻辑计算与一体，显著提升功能密度并降低额外功耗，为后摩尔时代集成电路对于信息与功能密度的升级需求提供一种解决方案。
-
公开(公告)号：CN118759771A
公开(公告)日：2024-10-11
申请号：CN202410915291.0
申请日：2024-07-09
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： G02F1/1514 , G02F1/153 , G02F1/155 , B60J1/00
摘要： 本发明提供了一种基于铁电极化的非易失电调制变色玻璃，包括两块透明的玻璃(或塑料)，以及安装在两块透明玻璃之间的两个透明导电层，铁电材料层、离子存储层、电解质层、电致变色层；所述的两个透明导电层分别紧贴两块透明玻璃(或塑料)，铁电材料层紧贴其中一个透明导电层，离子存储层紧贴铁电材料层，电解质层紧贴离子存储层，电致变色层一侧紧贴电解质层，另一侧紧贴另一个透明导电层。本发明利用铁电极化的非易失存储性能，添加脉冲电压后，驱动离子移动到电致变色层，从而发生化学反应，导致其颜色发生变化，变得不透明；撤去脉冲电压后，由于铁电材料具有非易失的性能，变色玻璃仍然会保持不透明。
-
公开(公告)号：CN118472093A
公开(公告)日：2024-08-09
申请号：CN202410665355.6
申请日：2024-05-27
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H01L31/109 , H01L31/18 , H01L31/0224
摘要： 本发明公开了基于异质集成超表面的氧化镓日盲紫外探测器及方法，包括：衬底、氧化镓有源层、超表面阵列、电极，氧化镓有源层位于衬底之上，超表面阵列分布在氧化镓有源层上，电极在氧化镓有源层之上，且分布于超表面阵列两侧；所述超表面阵列由若干超表面单元组成，各超表面单元的电介质材料使其与氧化镓有源层界面处形成空间电荷区，其中靠近氧化镓有源层的一侧为正空间电荷区，靠经超表面单元的一侧为负空间电荷区，正负空间电荷区之间产生内建电场。本发明能有效提升氧化镓光吸收，超表面阵列与氧化镓形成异质结，产生内建电场加快光生载流子的分离，提高器件响应速度。
-
公开(公告)号：CN115148734B
公开(公告)日：2024-04-09
申请号：CN202210721926.4
申请日：2022-06-24
申请人： 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号： H01L27/095
摘要： 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料，衬底层上方为缓冲层，分为左右两个部分，左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层，势垒层上方为氮化镓晶体管和砷化镓晶体管的电极，衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成，有效减少低噪声放大器和功率放大器之间的寄生效应，改善电路高频性能，并且可以减少芯片面积，降低成本，增加散热。
-
公开(公告)号：CN117673138A
公开(公告)日：2024-03-08
申请号：CN202311697067.0
申请日：2023-12-11
申请人： 西安电子科技大学 , 西安电子科技大学芜湖研究院
IPC分类号： H01L29/778 , H01L21/335
摘要： 本发明涉及一种多级槽终端耐压结构的GaN HEMT器件及其制备方法，所述GaN HEMT器件包括从下至上依次层叠设置的衬底层、成核层、缓冲层、GaN沟道层、AlGaN势垒层，AlGaN势垒层的上表面设置有N个第一凹槽，N＞1；源极和漏极分别设置于AlGaN势垒层上表面的两端；介质层设置于AlGaN势垒层、源极和漏极上；栅极设置于介质层上，且N个第一凹槽和N个第二凹槽位于栅极和漏极之间。本发明的GaN HEMT器件在保证器件性能的同时，进一步通过重新分配栅极靠近漏极的高电场来延缓雪崩过程，提高GaN基功率器件的工作电压。
-
公开(公告)号：CN117220632A
公开(公告)日：2023-12-12
申请号：CN202311022079.3
申请日：2023-08-14
申请人： 西安电子科技大学广州研究院 , 西安电子科技大学
摘要： 本发明提供了一种具有埋入式电极的双层薄膜声表面波器件，涉及表面波器件技术领域。器件从下至上依次包括：衬底、压电薄膜、压电覆盖层；在压电薄膜内，从上表面自下设置有若干均匀分布的凹槽，且凹槽下表面与压电薄膜下表面不接触，在凹槽内嵌有叉指电极，叉指电极和凹槽高度相同；其中，叉指电极通过压电薄膜以及压电覆盖层的压电效应，完成信号的转换并以声表面波形式传播。该声表面波器件，能减小布拉格反射和声学散射，从而产生更剧烈的位移，SAW能被更有效的激发，能够有效提高叉指换能器的能量转换效率，增强机电耦合系数；同时更容易降低由于叉指电极表面和压电薄膜上表面暴露在空气中对器件特性产生的影响，降低损耗。
-
公开(公告)号：CN116963504A
公开(公告)日：2023-10-27
申请号：CN202310588392.7
申请日：2023-05-23
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H10B51/30
摘要： 一种二极管型铁电隧穿结存储器，包括依次布置的衬底、势垒调控层、绝缘介质层、铁电材料层和顶电极层，铁电材料层提供极化电荷；势垒调控层采用本征半导体材料或与衬底掺杂类型相反的掺杂半导体材料，以实现对势垒高度的调整，位于衬底和铁电层之间，以实现对势垒高度的调整。本发明通过在传统的铁电隧穿结基础上插入额外的半导体势垒调控层，可以增大存储器铁电层材料两侧电极的屏蔽长度差异，从而获得开关状态下增大的隧穿势垒宽度比和存储窗口，与此同时，额外插入的半导体势垒调控层与衬底形成PN结，使得铁电隧道结获得明显的整流特性，可用于非冯神经形态芯片技术。
-
公开(公告)号：CN116779439A
公开(公告)日：2023-09-19
申请号：CN202310742541.0
申请日：2023-06-21
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： H01L21/326 , H01L21/22
摘要： 本发明公开了一种基于反铁电材料的高浓度电学掺杂方法，主要解决现有基于传统氧化物外加偏置电学掺杂技术受到介电响应局限的限制而难以实现高浓度掺杂以及功耗高等问题。其自下而上包括：半导体衬底、利用原子层淀积工艺生长的反铁电层、利用磁控溅射工艺生长的电极层。本发明利用反铁电材料的极化翻转特性实现了电学掺杂，提高了掺杂的精度和均匀性，有利于可重构器件的制备；利用反铁电材料具有较大极化值的特性降低了纳米尺寸器件中实现高浓度掺杂的难度，有利于低功耗器件的制备。
-
-
-
-
-
-
-
-
-
搜索结果
2095 条记录 (耗时 0.053 秒)
