-
公开(公告)号：CN116504816B
公开(公告)日：2023-09-15
申请号：CN202310784232.X
申请日：2023-06-29
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/06 , H01L29/861 , H01L21/329
摘要： 本发明涉及一种横向结构的超级结二极管及制备方法，二极管包括：N+型衬底、N型外延层、高斯掺杂N区、至少两个有源区N柱、至少一个有源区P柱、N+区、阳极和阴极；N型外延层位于N+型衬底的表面；高斯掺杂N区位于N型外延层的表层中；至少两个有源区N柱与至少一个有源区P柱交替层叠在N型外延层的表面，且有源区N柱覆盖高斯掺杂N区的一部分表面，至少两个有源区N柱与至少一个有源区P柱形成超级结结构；N+区位于N型外延层的表面，且侧面与超级结结构的侧面相接触，N+区与高斯掺杂N区相距预设距离；阳极覆盖高斯掺杂N区的另一部分表面和超级结结构侧面；阴极位于N+区的表面。本发明减少了工艺难度，提升了电学特性。
-
公开(公告)号：CN116454138A
公开(公告)日：2023-07-18
申请号：CN202310708240.6
申请日：2023-06-15
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L29/16 , H01L21/329
摘要： 本发明涉及一种柱状P沟道的碳化硅浮动结二极管及制备方法，碳化硅浮动结二极管为圆柱型结构，包括：N型衬底、有源区N漂移区、终端区、若干P型浮动结、P型沟道区和若干P型重掺杂区，有源区N漂移区位于N型衬底上；终端区形成在有源区N漂移区中且环绕若干P型浮动结和若干P型重掺杂区；若干P型浮动结分布在有源区N漂移区的内部且具有相同的深度；P型沟道区连接若干P型浮动结，且从有源区N漂移区的内部延伸至有源区N漂移区的表面；若干P型重掺杂区分布在有源区N漂移区的表层，若干P型重掺杂区环绕P型沟道区的延伸部分。该二极管提高了浮动结碳化硅二极管的工作频率范围和终端区对边缘电场的屏蔽作用。
-
公开(公告)号：CN116454138B
公开(公告)日：2023-09-08
申请号：CN202310708240.6
申请日：2023-06-15
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L29/16 , H01L21/329
摘要： 本发明涉及一种柱状P沟道的碳化硅浮动结二极管及制备方法，碳化硅浮动结二极管为圆柱型结构，包括：N型衬底、有源区N漂移区、终端区、若干P型浮动结、P型沟道区和若干P型重掺杂区，有源区N漂移区位于N型衬底上；终端区形成在有源区N漂移区中且环绕若干P型浮动结和若干P型重掺杂区；若干P型浮动结分布在有源区N漂移区的内部且具有相同的深度；P型沟道区连接若干P型浮动结，且从有源区N漂移区的内部延伸至有源区N漂移区的表面；若干P型重掺杂区分布在有源区N漂移区的表层，若干P型重掺杂区环绕P型沟道区的延伸部分。该二极管提高了浮动结碳化硅二极管的工作频率范围和终端区对边缘电场的屏蔽作用。
-
公开(公告)号：CN116581161A
公开(公告)日：2023-08-11
申请号：CN202310866242.8
申请日：2023-07-14
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明涉及一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法，UMOSFET包括：衬底层；N型漂移层，位于衬底层的上表面；P‑掺杂区位于N型漂移层的表层中；N+掺杂区位于P‑掺杂区的表层中；多边形环形沟槽，位于N+掺杂区的四周，深度大于N+掺杂区和P‑掺杂区的厚度之和；多个屏蔽层，分别位于多边形环形沟槽的每个拐角处；P+柱，位于N+掺杂区的中部，贯穿N+掺杂区和P‑掺杂区，并延伸至N型漂移层之中。本发明还提供一种带有非连续型P+屏蔽层的SiC UMOSFET的制备方法。本发明的UMOSFET在保护沟槽底部氧化层不被击穿的同时提高了器件的电流通路，并减小了导通电阻。
-
公开(公告)号：CN116404034A
公开(公告)日：2023-07-07
申请号：CN202310666001.9
申请日：2023-06-07
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/06 , H01L29/872 , H01L21/329 , H01L29/78
摘要： 本发明公开了一种配合浮动结引入片状P沟道的碳化硅功率器件，包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N‑外延层，以及通过对所述N‑外延层的表面进行P型掺杂形成的P型掺杂区；其中，所述P型掺杂区下方的N‑外延层形成所述碳化硅功率器件的有源漂移区；所述有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接所述有源漂移区上方的P型掺杂区；所述浮动结和所述片状P沟道均是在外延生长所述N‑外延层的过程中，对生长中的N‑外延层进行多次离子注入形成的。本发明提高了碳化硅浮动结功率器件的开关特性，解决了碳化硅浮动结功率器件难以应用于高频场景的问题。
-
公开(公告)号：CN116487445B
公开(公告)日：2023-09-29
申请号：CN202310722849.9
申请日：2023-06-19
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/329
摘要： 本发明公开了一种用N‑区包围P+渐变环的碳化硅功率器件，包括：由下至上依次设置的欧姆接触阴极、N+衬底层、N型外延区、N‑区以及位于N‑区上的终端区氧化物层和肖特基接触阳极；N‑区内具有多个有源区P+掺杂区域和多个终端区P+掺杂区域；有源区P+掺杂区域和终端区P+掺杂区域的掺杂离子浓度均呈高斯分布；N‑区的掺杂浓度小于N型外延区的掺杂浓度。本发明还提供一种用N‑区包围P+渐变环的碳化硅功率器件的制备方法。本发明采用浓度梯度较小的渐变的有源区P+掺杂区域和终端区P+掺杂区域，并形成一个包围有源区和终端区且比外延层掺杂浓度更低的N‑区，可以有效降低器件表面注入结处的峰值电场，从而提高反向大电流的雪崩应力。
-
公开(公告)号：CN116504816A
公开(公告)日：2023-07-28
申请号：CN202310784232.X
申请日：2023-06-29
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/06 , H01L29/861 , H01L21/329
摘要： 本发明涉及一种横向结构的超级结二极管及制备方法，二极管包括：N+型衬底、N型外延层、高斯掺杂N区、至少两个有源区N柱、至少一个有源区P柱、N+区、阳极和阴极；N型外延层位于N+型衬底的表面；高斯掺杂N区位于N型外延层的表层中；至少两个有源区N柱与至少一个有源区P柱交替层叠在N型外延层的表面，且有源区N柱覆盖高斯掺杂N区的一部分表面，至少两个有源区N柱与至少一个有源区P柱形成超级结结构；N+区位于N型外延层的表面，且侧面与超级结结构的侧面相接触，N+区与高斯掺杂N区相距预设距离；阳极覆盖高斯掺杂N区的另一部分表面和超级结结构侧面；阴极位于N+区的表面。本发明减少了工艺难度，提升了电学特性。
-
公开(公告)号：CN116487445A
公开(公告)日：2023-07-25
申请号：CN202310722849.9
申请日：2023-06-19
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/329
摘要： 本发明公开了一种用N‑区包围P+渐变环的碳化硅功率器件，包括：由下至上依次设置的欧姆接触阴极、N+衬底层、N型外延区、N‑区以及位于N‑区上的终端区氧化物层和肖特基接触阳极；N‑区内具有多个有源区P+掺杂区域和多个终端区P+掺杂区域；有源区P+掺杂区域和终端区P+掺杂区域的掺杂离子浓度均呈高斯分布；N‑区的掺杂浓度小于N型外延区的掺杂浓度。本发明还提供一种用N‑区包围P+渐变环的碳化硅功率器件的制备方法。本发明采用浓度梯度较小的渐变的有源区P+掺杂区域和终端区P+掺杂区域，并形成一个包围有源区和终端区且比外延层掺杂浓度更低的N‑区，可以有效降低器件表面注入结处的峰值电场，从而提高反向大电流的雪崩应力。
-
公开(公告)号：CN118053910A
公开(公告)日：2024-05-17
申请号：CN202410454354.7
申请日：2024-04-16
申请人： 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明公开了一种体内条状接地埋层的SiC MOSFET及其元胞结构，元胞结构包括位于第一区域的接地埋层；第一区域自下而上依次包括漏电极、N型衬底、第一N型漂移区、接地埋层、第二N型漂移区、P型沟道区、N型源区、栅氧化层、栅电极、栅源隔离氧化层和源电极；接地埋层包括沿第一方向延伸的P型埋层和沿第二方向延伸的两个P型深柱。其中，P型埋层保证了器件的耐压能力，可以保留较多的电流通路，从而减小特征导通电阻；两个P型深柱保证了的反向恢复特性等动态特性，防止寄生的NPN晶体管开启。在包含多个元胞结构的SiC MOSFET中，接地埋层可以拼接形成P型屏蔽层，能够屏蔽部分栅漏电容、优化开关特性。
-
公开(公告)号：CN111463132A
公开(公告)日：2020-07-28
申请号：CN202010271995.0
申请日：2020-04-09
申请人： 陕西半导体先导技术中心有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L21/265
摘要： 一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法，步骤如下：在由N缓冲层和N漂移区组成的N型半导体基片上通过离子注入制作N+补偿注入区域；2)在N漂移区表面制作栅电极；3)用自对准工艺，以栅电极为掩蔽层，在N+补偿注入区域表面进行P+离子注入并将其扩散至N+补偿注入区域下方，形成P-body区、P+埋层、N+掺杂区；再依据常规工艺制作N+源区、P+接触层、金属电极及金属引线。其优点在于只增加一个光刻版及一次补偿注入、推进工艺，同时引入P+埋层及N+掺杂区。同时增大器件的安全工作区，降低Racc区域电阻和总的导通电阻。
-
-
-
-
-
-
-
-
-
搜索结果
47 条记录 (耗时 0.056 秒)
