一种并联IGBT功率单元
    7.
    发明授权

    公开(公告)号:CN103354414B

    公开(公告)日:2016-02-24

    申请号:CN201310239583.9

    申请日:2013-06-17

    Abstract: 本发明公开了一种并联IGBT功率单元,包括上、下桥IGBT模组,每个IGBT模组包括至少两个并联的IGBT模块,还包括分别与两IGBT模组对应连接的上、下母排,上母排设有用于连接第一主母排的第一出线端、用于连接电容的第一电容连接端,下母排设有用于连接第二主母排的第二出线端、用于连接电容的第二电容连接端。本发明并联IGBT功率单元采用两个IGBT模组及与每个模组对应连接的两个结构相同的母排,将每个母排上用于连接主母排的出线端和用于连接电容的电容连接端到对应母排上各IGBT模块对应位置的对接连接端子和电容连接端子采用等长的铜排导电连接,每个母排上的连接IGBT的母排做到了等长,保证了各母排上并联IGBT模块均流度,解决了在IGBT并联时所产生的不均流问题。

    一种并联IGBT功率单元
    8.
    发明公开

    公开(公告)号:CN103354414A

    公开(公告)日:2013-10-16

    申请号:CN201310239583.9

    申请日:2013-06-17

    Abstract: 本发明公开了一种并联IGBT功率单元,包括上、下桥IGBT模组,每个IGBT模组包括至少两个并联的IGBT模块,还包括分别与两IGBT模组对应连接的上、下母排,上母排设有用于连接第一主母排的第一出线端、用于连接电容的第一电容连接端,下母排设有用于连接第二主母排的第二出线端、用于连接电容的第二电容连接端。本发明并联IGBT功率单元采用两个IGBT模组及与每个模组对应连接的两个结构相同的母排,将每个母排上用于连接主母排的出线端和用于连接电容的电容连接端到对应母排上各IGBT模块对应位置的对接连接端子和电容连接端子采用等长的铜排导电连接,每个母排上的连接IGBT的母排做到了等长,保证了各母排上并联IGBT模块均流度,解决了在IGBT并联时所产生的不均流问题。

    采样延时控制装置及变流器谐振抑制控制系统

    公开(公告)号:CN112310995B

    公开(公告)日:2022-11-29

    申请号:CN201910667947.0

    申请日:2019-07-23

    Abstract: 本发明涉及一种采样延时控制装置及变流器谐振抑制控制系统,属于变流器并网控制技术领域。采样延时控制装置包括:FPGA和CPU;FPGA内置时钟产生触发信号和数据更新信号,触发信号与数据更新信号周期相同,周期长度根据延时长度预定,且数据更新信号超前于触发信号;数据更新信号产生时,将采样数据存储到RAM中;触发信号用于发送给CPU;CPU接收到触发信号后,读取RAM中的采样数据。该装置在数据更新信号产生后,存储相应的采样数据,也即RAM中只存储更新信号产生后的采样数据,保证RAM中存储的采样数据的准确性,接着CPU接收触发信号后读取RAM中的采样数据,该采样数据即为对应延时下所需的采样数据,保证CPU读取采样数据的准确性。

Patent Agency Ranking