公开(公告)号：CN105609070A

公开(公告)日：2016-05-25

申请号：CN201610006652.5

申请日：2016-01-04

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 陈帅 ,  王志会 ,  齐智坚 ,  顾可可 ,  刘信 ,  苟中平 ,  侯宇松

IPC分类号： G09G3/36

CPC分类号： G09G3/3677

摘要： 本发明提供了一种显示装置及其驱动方法，涉及显示技术领域，显示装置可避免因负载变化引起驱动电路模块输出扫描信号电压降低导致栅压降低的问题。显示装置包括多条栅线以及至少两个驱动电路模块，至少两个驱动电路模块包括第一和第二驱动电路模块，第一驱动电路模块信号输出端与连续排列的n1条栅线第一端电连接；第二驱动电路模块与连续排列的n2条栅线第二端电连接，其输出起始控制端与n2条栅线中按扫描顺序排列的第一条栅线电连接，其信号输出端与n2条栅线中剩下的n2-1条电连接，n1条栅线按扫描顺序排在最后的m1条栅线与n2条栅线按扫描顺序排在最前的m1条栅线为相同栅线，2≤m1＜n1、n2。本发明适用显示装置的制作。

公开(公告)号：CN105304647A

公开(公告)日：2016-02-03

申请号：CN201510690237.1

申请日：2015-10-22

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 顾可可 ,  杨妮 ,  余道平 ,  刘信 ,  苟中平 ,  齐智坚 ,  侯宇松 ,  陈帅 ,  李少茹 ,  胡伟

IPC分类号： H01L27/12 ,  H01L21/77

摘要： 本发明实施例公开了一种阵列基板、其制作方法、及显示装置。该阵列基板包括具有至少一个凹陷区域的透明导电层和位于所述透明导电层上的取向层，所述阵列基板还包括填充于所述透明导电层的至少一个凹陷区域处的填充层。本发明实施例中，由于在透明导电层上的至少一个凹陷区域处有填充层，即凹陷区域处已被填充层所填充，这样在凹陷区域中，填充层所填充的地方就无积蓄的取向层(如PI液)，积蓄的取向层就减少了，从而提高了阵列基板上的取向层的均匀性。

公开(公告)号：CN105575894B

公开(公告)日：2018-11-02

申请号：CN201610056968.5

申请日：2016-01-27

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 文江鸿 ,  齐智坚 ,  张智 ,  唐滔良 ,  陈帅 ,  王志会 ,  钱谦 ,  唐秀珠 ,  苟中平 ,  陈刚

IPC分类号： H01L21/84 ,  H01L27/12

摘要： 本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。其中，阵列基板的制作方法，包括：在基板上形成第一导电图形；在形成有所述第一导电图形的基板上形成包括有过孔的绝缘层，所述过孔处暴露出至少部分所述第一导电图形；将形成有所述绝缘层的基板沉浸在金属盐溶液中；向所述第一导电图形输入电信号，使得过孔处的金属盐溶液在接触到所述第一导电图形后，金属盐溶液中的金属离子被还原而沉积在所述过孔处形成导电连接部。本发明的技术方案能够优化阵列基板过孔处的电连接状况，提高阵列基板的生产良率。

公开(公告)号：CN105702683B

公开(公告)日：2019-12-13

申请号：CN201610068697.5

申请日：2016-02-01

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 齐智坚 ,  杨妮 ,  余道平 ,  顾可可 ,  侯宇松 ,  刘信 ,  陈帅 ,  苟中平

IPC分类号： H01L27/12 ,  H01L29/417 ,  H01L29/423 ,  H01L29/66 ,  H01L29/786

摘要： 本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板及显示装置，涉及显示技术领域，能够减小TFT自身的寄生电容。薄膜晶体管，包括栅极、源极以及漏极，栅极和/或所述源极上形成有第一开口部，第一开口部至少位于栅极与源极重叠的区域内；和/或，栅极和/或漏极上形成有第二开口部，第二开口部至少位于栅极与漏极重叠的区域内。

公开(公告)号：CN105575894A

公开(公告)日：2016-05-11

申请号：CN201610056968.5

申请日：2016-01-27

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 文江鸿 ,  齐智坚 ,  张智 ,  唐滔良 ,  陈帅 ,  王志会 ,  钱谦 ,  唐秀珠 ,  苟中平 ,  陈刚

IPC分类号： H01L21/77 ,  H01L27/12

CPC分类号： H01L27/1259 ,  H01L27/1244

摘要： 本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。其中，阵列基板的制作方法，包括：在基板上形成第一导电图形；在形成有所述第一导电图形的基板上形成包括有过孔的绝缘层，所述过孔处暴露出至少部分所述第一导电图形；将形成有所述绝缘层的基板沉浸在金属盐溶液中；向所述第一导电图形输入电信号，使得过孔处的金属盐溶液在接触到所述第一导电图形后，金属盐溶液中的金属离子被还原而沉积在所述过孔处形成导电连接部。本发明的技术方案能够优化阵列基板过孔处的电连接状况，提高阵列基板的生产良率。

公开(公告)号：CN105140300B

公开(公告)日：2019-01-18

申请号：CN201510684583.9

申请日：2015-10-20

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 顾可可 ,  杨妮 ,  胡伟 ,  苟中平 ,  刘信 ,  齐智坚 ,  侯宇松 ,  陈帅

IPC分类号： H01L29/786 ,  H01L29/08 ,  H01L29/10 ,  H01L21/336 ,  H01L27/12 ,  G02F1/1333

摘要： 本发明提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，其中的薄膜晶体管包括同层设置的第一电极图形与第二电极图形；所述第一电极图形包括沿第一方向延伸的第一条状部，所述第二电极图形包括围绕所述第一条状部的第一端的弯曲部；所述第二电极图形还包括从所述弯曲部的第一端沿所述第一方向延伸的第二条状部；该薄膜晶体管的沟道的形成区域包括所述弯曲部与所述第一条状部之间所夹的区域，以及所述第二条状部与所述第一条状部之间所夹的区域。本发明可以在不增大薄膜晶体管设置面积的前提下增加沟道宽度，从而可以用于器件性能的提升或者设置面积的减小，有利于产品成本的降低和产品性能的提升。

公开(公告)号：CN105304647B

公开(公告)日：2018-10-12

申请号：CN201510690237.1

申请日：2015-10-22

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 顾可可 ,  杨妮 ,  余道平 ,  刘信 ,  苟中平 ,  齐智坚 ,  侯宇松 ,  陈帅 ,  李少茹 ,  胡伟

IPC分类号： H01L27/12 ,  H01L21/77

摘要： 本发明实施例公开了一种阵列基板、其制作方法、及显示装置。该阵列基板包括具有至少一个凹陷区域的透明导电层和位于所述透明导电层上的取向层，所述阵列基板还包括填充于所述透明导电层的至少一个凹陷区域处的填充层。本发明实施例中，由于在透明导电层上的至少一个凹陷区域处有填充层，即凹陷区域处已被填充层所填充，这样在凹陷区域中，填充层所填充的地方就无积蓄的取向层(如PI液)，积蓄的取向层就减少了，从而提高了阵列基板上的取向层的均匀性。

公开(公告)号：CN105609070B

公开(公告)日：2018-06-05

申请号：CN201610006652.5

申请日：2016-01-04

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 陈帅 ,  王志会 ,  齐智坚 ,  顾可可 ,  刘信 ,  苟中平 ,  侯宇松

IPC分类号： G09G3/36

摘要： 本发明提供了一种显示装置及其驱动方法，涉及显示技术领域，显示装置可避免因负载变化引起驱动电路模块输出扫描信号电压降低导致栅压降低的问题。显示装置包括多条栅线以及至少两个驱动电路模块，至少两个驱动电路模块包括第一和第二驱动电路模块，第一驱动电路模块信号输出端与连续排列的n1条栅线第一端电连接；第二驱动电路模块与连续排列的n2条栅线第二端电连接，其输出起始控制端与n2条栅线中按扫描顺序排列的第一条栅线电连接，其信号输出端与n2条栅线中剩下的n2‑1条电连接，n1条栅线按扫描顺序排在最后的m1条栅线与n2条栅线按扫描顺序排在最前的m1条栅线为相同栅线，2≤m1＜n1、n2。本发明适用显示装置的制作。

公开(公告)号：CN105702683A

公开(公告)日：2016-06-22

申请号：CN201610068697.5

申请日：2016-02-01

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 齐智坚 ,  杨妮 ,  余道平 ,  顾可可 ,  侯宇松 ,  刘信 ,  陈帅 ,  苟中平

IPC分类号： H01L27/12 ,  H01L29/417 ,  H01L29/423 ,  H01L29/66 ,  H01L29/786

摘要： 本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板及显示装置，涉及显示技术领域，能够减小TFT自身的寄生电容。薄膜晶体管，包括栅极、源极以及漏极，栅极和/或所述源极上形成有第一开口部，第一开口部至少位于栅极与源极重叠的区域内；和/或，栅极和/或漏极上形成有第二开口部，第二开口部至少位于栅极与漏极重叠的区域内。

公开(公告)号：CN105140300A

公开(公告)日：2015-12-09

申请号：CN201510684583.9

申请日：2015-10-20

申请人： 重庆京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 顾可可 ,  杨妮 ,  胡伟 ,  苟中平 ,  刘信 ,  齐智坚 ,  侯宇松 ,  陈帅

IPC分类号： H01L29/786 ,  H01L29/08 ,  H01L29/10 ,  H01L21/336 ,  H01L27/12 ,  G02F1/1333

CPC分类号： H01L29/78696 ,  G02F1/133345 ,  G02F1/1368 ,  H01L27/12 ,  H01L29/08 ,  H01L29/10 ,  H01L29/1029 ,  H01L29/786 ,  G02F1/1333 ,  H01L29/0847 ,  H01L29/1033

摘要： 本发明提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，其中的薄膜晶体管包括同层设置的第一电极图形与第二电极图形；所述第一电极图形包括沿第一方向延伸的第一条状部，所述第二电极图形包括围绕所述第一条状部的第一端的弯曲部；所述第二电极图形还包括从所述弯曲部的第一端沿所述第一方向延伸的第二条状部；该薄膜晶体管的沟道的形成区域包括所述弯曲部与所述第一条状部之间所夹的区域，以及所述第二条状部与所述第一条状部之间所夹的区域。本发明可以在不增大薄膜晶体管设置面积的前提下增加沟道宽度，从而可以用于器件性能的提升或者设置面积的减小，有利于产品成本的降低和产品性能的提升。