-
公开(公告)号：CN111725229B
公开(公告)日：2024-01-26
申请号：CN201910724580.1
申请日：2019-08-07
申请人： 铠侠股份有限公司
摘要： 本发明涉及半导体存储装置。至少一个实施例提供易于小型化的半导体存储装置。一种半导体存储装置包括第一导电层、第二导电层、第三导电层、接触插塞、在第二导电层和第三导电层之间延伸的存储器沟槽。存储器沟槽形成在接触插塞周围，并包围接触插塞所设置于的第一区域。第二区域与第一区域分离，并且包括贯穿第一导电层的柱。第二导电层在第一和第二区域之间延伸，并被连接到第一导电层。第三导电层位于第一区域的与第二区域相对的一侧，并被连接到第一导电层。
-
公开(公告)号：CN110277397B
公开(公告)日：2023-08-22
申请号：CN201810939220.9
申请日：2018-08-17
申请人： 铠侠股份有限公司
摘要： 本发明揭示一种存储器装置，其包含存储器区、连接区、互连层及电路。所述存储器区包含电极层及半导体层。所述电极层在第一方向上堆叠，且所述半导体层在所述第一方向上延伸通过所述电极层。所述连接区由所述存储器区环绕，并包含绝缘本体及接触插塞。所述绝缘本体在所述第一方向上的厚度比在所述电极层的所述第一方向上的堆叠宽度更厚，并且所述接触插塞在所述第一方向上延伸通过所述绝缘本体。所述互连层包含分别电连接到所述电极层及所述半导体层中的部分的互连件。所述电极层及所述绝缘本体在所述第一方向上位于所述电路与所述互连层之间。
-
公开(公告)号：CN115000079A
公开(公告)日：2022-09-02
申请号：CN202111503786.5
申请日：2021-12-10
申请人： 铠侠股份有限公司
发明人： 下城义朗
IPC分类号： H01L27/11582 , H01L27/1157
摘要： 实施方式提供一种能适当地控制选择栅极的半导体存储装置及其制造方法。根据一实施方式，半导体存储装置具备将第1绝缘膜与第1导电膜在第1方向上交替地积层的第1积层体。在第1积层体内，包含沿第1方向延伸的第1柱状体与第2柱状体。第2导电膜设置在第1积层体的上方，且沿与第1方向及第2方向交叉的第3方向延伸。第3绝缘体设置在第2导电膜的第2方向上，且沿第3方向延伸。第3导电膜设置在第4绝缘体的第2方向上，且沿第3方向延伸。第3柱状体设置在第1柱状体上。第4柱状体设置在第2柱状体上。第3柱状体的第3半导体部的大致第1方向的厚度比第2导电膜的大致第1方向的厚度厚。
-
公开(公告)号：CN108573977B
公开(公告)日：2022-06-17
申请号：CN201710741007.2
申请日：2017-08-25
申请人： 铠侠股份有限公司
IPC分类号： H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L27/11582
摘要： 本公开涉及半导体装置及其制造方法。本发明的实施方式提供能够缩小下层布线宽度的半导体装置及其制造方法。实施方式的半导体装置中，电极层(70)的与过孔(81)的侧面相向的端面(70a)与过孔(81)的侧面之间的、沿着过孔(81)的直径方向的距离(d1)，比绝缘体(72)的与过孔(81)的侧面相向的端面(72a)与过孔(81)的侧面之间的沿着直径方向的距离(d2)大。
-
公开(公告)号：CN110838319B
公开(公告)日：2023-11-17
申请号：CN201811532004.9
申请日：2018-12-14
申请人： 铠侠股份有限公司
IPC分类号： G11C16/04
摘要： 实施方式的半导体存储装置具有：第1配线层，包含沿第1方向延伸的第1电极、及沿第2方向延伸且与第1电极的一端相接的第2电极；第2配线层，包含与第1电极在第2方向上相邻地配置且沿第1方向延伸的第3电极、及沿第2方向延伸且与第3电极的一端相接的第4电极；第1半导体层，设置在第1电极与第3电极之间，且沿与半导体衬底垂直的第3方向延伸；第1存储部，设置在第1半导体层与第1电极之间；第2存储部，设置在第1半导体层与第3电极之间；及第1位线，设置在第1半导体层的上方，沿第1方向延伸，且与第1半导体层电连接。
-
公开(公告)号：CN115064546A
公开(公告)日：2022-09-16
申请号：CN202210685405.8
申请日：2017-08-25
申请人： 铠侠股份有限公司
IPC分类号： H01L27/11556 , H01L27/11524 , H01L27/11582 , H01L27/1157
摘要： 本公开涉及半导体装置。本发明的实施方式提供能够缩小下层布线宽度的半导体装置。实施方式的半导体装置中，电极层(70)的与过孔(81)的侧面相向的端面(70a)与过孔(81)的侧面之间的、沿着过孔(81)的直径方向的距离(d1)，比绝缘体(72)的与过孔(81)的侧面相向的端面(72a)与过孔(81)的侧面之间的沿着直径方向的距离(d2)大。
-
公开(公告)号：CN114420701A
公开(公告)日：2022-04-29
申请号：CN202210093883.X
申请日：2017-08-25
申请人： 铠侠股份有限公司
IPC分类号： H01L27/1157 , H01L27/11582 , H01L27/11524 , H01L27/11556
摘要： 本公开涉及半导体装置及其制造方法。本发明的实施方式提供能够缩小下层布线宽度的半导体装置及其制造方法。实施方式的半导体装置中，电极层(70)的与过孔(81)的侧面相向的端面(70a)与过孔(81)的侧面之间的、沿着过孔(81)的直径方向的距离(d1)，比绝缘体(72)的与过孔(81)的侧面相向的端面(72a)与过孔(81)的侧面之间的沿着直径方向的距离(d2)大。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.026 秒)
