半导体存储器的训练方法及相关设备

    公开(公告)号:CN113496719B

    公开(公告)日:2023-06-23

    申请号:CN202010270898.X

    申请日:2020-04-08

    Abstract: 本公开关于一种半导体存储器的训练方法及相关设备,属于半导体技术领域。该方法包括:获取存储的所述半导体存储的历史训练结果,所述历史训练结果包括历史期望时延值及历史期望电压;设置时延阈值和当前训练电压范围,所述时延阈值小于或等于所述历史期望时延值,所述当前训练电压范围包括所述历史期望电压;获取所述半导体存储器在所述历史期望电压下的当前最小时延值;若所述半导体存储器在所述历史期望电压下的当前最小时延值大于或等于所述时延阈值,则将存储的所述历史训练结果作为所述半导体存储器的当前训练结果。通过本公开实施例提供的方案,能够提高半导体存储器的训练速度。

    存储器测试方法
    2.
    发明公开

    公开(公告)号:CN114388049A

    公开(公告)日:2022-04-22

    申请号:CN202011111033.5

    申请日:2020-10-16

    Inventor: 许小峰

    Abstract: 本公开提供一种存储器测试方法。方法包括:确定目标存储库的刷新周期T、设计抵御攻击频率F以及单行读取时间t;根据刷新周期T、设计抵御攻击频率F以及单行读取时间t确定攻击行数N;根据所述攻击行数N的值在目标存储库中确定一组目标攻击行,所述一组目标攻击行包括N个目标攻击行,所述N个目标攻击行中的至少两个目标攻击行之间间隔一行;连续X次读取所述N个目标攻击行后,检测所述目标攻击行的全部相邻行是否发生数据异常以完成一次攻击测试;在M个所述刷新周期内对所述目标存储库完成MT/NXt次所述攻击测试,在所述攻击测试均未发生数据异常时,判断所述目标存储库抵御攻击能力达标。本公开实施例可以有效验证DRAM抵御行锤效应攻击的能力。

    存储器测试方法、装置、设备及存储介质

    公开(公告)号:CN114385426A

    公开(公告)日:2022-04-22

    申请号:CN202011110688.0

    申请日:2020-10-16

    Inventor: 许小峰

    Abstract: 本公开提供一种存储器测试方法、装置、设备及存储介质,涉及半导体技术领域。该方法包括:获取待测试存储器的中央处理器可访问空间;获取所述待测试存储器的图形处理器可访问空间;驱动所述中央处理器基于所述中央处理器可访问空间运行测试程序,以通过待测试存储器总线访问所述待测试存储器,其中,所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器。该方法实现了对存储器进行访问负载度较高的压力测试,增强存储器测试的效果。

    半导体存储器的训练方法及相关设备

    公开(公告)号:CN113450852B

    公开(公告)日:2022-04-12

    申请号:CN202010219422.3

    申请日:2020-03-25

    Abstract: 本公开关于一种半导体存储器的训练方法及相关设备。该方法包括:从多个参考电压中选取相邻的两个参考电压作为第一参考电压和第二参考电压;根据每根目标信号线在第一参考电压下的最小时延值,获得多根目标信号线在第一参考电压下的第一最小时延值;根据每根目标信号线在第二参考电压下的最小时延值,获得多根目标信号线在第二参考电压下的第二最小时延值;根据第一最小时延值和第二最小时延值,确定期望时延值所在目标区间,期望时延值为多个参考电压下多根目标信号线的最小时延值中的最大值;在目标区间内查找期望时延值,以确定期望时延值对应的参考电压作为半导体存储器的训练结果。

    半导体存储器的训练方法及相关设备

    公开(公告)号:CN113496719A

    公开(公告)日:2021-10-12

    申请号:CN202010270898.X

    申请日:2020-04-08

    Abstract: 本公开关于一种半导体存储器的训练方法及相关设备,属于半导体技术领域。该方法包括:获取存储的所述半导体存储的历史训练结果,所述历史训练结果包括历史期望时延值及历史期望电压;设置时延阈值和当前训练电压范围,所述时延阈值小于或等于所述历史期望时延值,所述当前训练电压范围包括所述历史期望电压;获取所述半导体存储器在所述历史期望电压下的当前最小时延值;若所述半导体存储器在所述历史期望电压下的当前最小时延值大于或等于所述时延阈值,则将存储的所述历史训练结果作为所述半导体存储器的当前训练结果。通过本公开实施例提供的方案,能够提高半导体存储器的训练速度。

    半导体存储器的训练方法及相关设备

    公开(公告)号:CN113450852A

    公开(公告)日:2021-09-28

    申请号:CN202010219422.3

    申请日:2020-03-25

    Abstract: 本公开关于一种半导体存储器的训练方法及相关设备。该方法包括:从多个参考电压中选取相邻的两个参考电压作为第一参考电压和第二参考电压;根据每根目标信号线在第一参考电压下的最小时延值,获得多根目标信号线在第一参考电压下的第一最小时延值;根据每根目标信号线在第二参考电压下的最小时延值,获得多根目标信号线在第二参考电压下的第二最小时延值;根据第一最小时延值和第二最小时延值,确定期望时延值所在目标区间,期望时延值为多个参考电压下多根目标信号线的最小时延值中的最大值;在目标区间内查找期望时延值,以确定期望时延值对应的参考电压作为半导体存储器的训练结果。

    芯片测试系统以及芯片测试方法
    7.
    发明公开

    公开(公告)号:CN112578262A

    公开(公告)日:2021-03-30

    申请号:CN201910939071.0

    申请日:2019-09-30

    Abstract: 该发明涉及一种芯片测试系统以及测试方法,能够满足日益增长的芯片测试需求。其中,所述芯片测试系统,包括:测试主板,设置有物理接口单元以及存储器控制器,所述测试主板用于根据待测试芯片的种类配置所述物理接口单元以及存储器控制器;测试子板,设置有芯片种类区分器及安装位,其中所述芯片种类区分器用于区分所述待测试芯片的种类,所述安装位用于安装所述待测试芯片;所述测试主板和测试子板电连接。

    存储器测试方法、装置、设备及存储介质

    公开(公告)号:CN114385426B

    公开(公告)日:2025-01-10

    申请号:CN202011110688.0

    申请日:2020-10-16

    Inventor: 许小峰

    Abstract: 本公开提供一种存储器测试方法、装置、设备及存储介质,涉及半导体技术领域。该方法包括:获取待测试存储器的中央处理器可访问空间;获取所述待测试存储器的图形处理器可访问空间;驱动所述中央处理器基于所述中央处理器可访问空间运行测试程序,以通过待测试存储器总线访问所述待测试存储器,其中,所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器。该方法实现了对存储器进行访问负载度较高的压力测试,增强存储器测试的效果。

    存储器测试方法
    9.
    发明授权

    公开(公告)号:CN114388049B

    公开(公告)日:2023-09-12

    申请号:CN202011111033.5

    申请日:2020-10-16

    Inventor: 许小峰

    Abstract: 本公开提供一种存储器测试方法。方法包括:确定目标存储库的刷新周期T、设计抵御攻击频率F以及单行读取时间t;根据刷新周期T、设计抵御攻击频率F以及单行读取时间t确定攻击行数N;根据所述攻击行数N的值在目标存储库中确定一组目标攻击行,所述一组目标攻击行包括N个目标攻击行,所述N个目标攻击行中的至少两个目标攻击行之间间隔一行;连续X次读取所述N个目标攻击行后,检测所述目标攻击行的全部相邻行是否发生数据异常以完成一次攻击测试;在M个所述刷新周期内对所述目标存储库完成MT/NXt次所述攻击测试,在所述攻击测试均未发生数据异常时,判断所述目标存储库抵御攻击能力达标。本公开实施例可以有效验证DRAM抵御行锤效应攻击的能力。

    芯片测试系统
    10.
    实用新型

    公开(公告)号:CN210835151U

    公开(公告)日:2020-06-23

    申请号:CN201921666029.8

    申请日:2019-09-30

    Abstract: 该实用新型涉及一种芯片测试系统,能够满足日益增长的芯片测试需求。其中,所述芯片测试系统,包括:测试主板,设置有物理接口单元以及存储器控制器,所述测试主板用于根据待测试芯片的种类配置所述物理接口单元以及存储器控制器;测试子板,设置有芯片种类区分器及安装位,其中所述芯片种类区分器用于区分所述待测试芯片的种类,所述安装位用于安装所述待测试芯片;所述测试主板和测试子板电连接。

Patent Agency Ranking