公开(公告)号：CN102355270A

公开(公告)日：2012-02-15

申请号：CN201110222051.5

申请日：2006-08-02

申请人： 阿尔特拉公司

发明人： T·T·源 ,  T·德兰 ,  S·Y·舒马拉耶夫 ,  A·扎利兹尼亚克 ,  S·王 ,  R·温卡塔 ,  C·李

IPC分类号： H03M9/00

CPC分类号： H03K19/00 ,  H03K19/17744 ,  H03M9/00 ,  H04L1/243 ,  H04L7/0008 ,  H04L7/033 ,  H04L25/0266

摘要： 用于一可编程逻辑器件(PLD)或类似装置上的高速串行数据发射机电路的串行化器电路，其包含将具有任一数据宽度的并行数据转换为串行数据的电路。该串行化器电路还可以工作在一宽频率范围内的任一频率上，并可以利用参考时钟信号，该参考时钟信号具有与并行数据速率和/或串行数据速率相关的多种关系中的任一关系。该电路在各个方面都是可配置/重配置的，其中至少一些配置/重配置是可以动态控制的(即，在PLD的用户模式工作期间)。

公开(公告)号：CN1909439A

公开(公告)日：2007-02-07

申请号：CN200610108508.9

申请日：2006-08-03

申请人： 阿尔特拉公司

发明人： T·T·源 ,  T·德兰 ,  S·Y·舒马拉耶夫 ,  A·扎利兹尼亚克 ,  T·T·黄 ,  R·温卡塔 ,  C·李

IPC分类号： H04L5/14 ,  H04L27/00

CPC分类号： H03M9/00

摘要： 可编程逻辑器件(PLD)等上的用于高速串行数据接收机电路的解串器电路，包括转换串行数据为具有任何数据宽度的并行数据的电路。所述电路还能够工作于一个宽范围频率内的任何频率。所述电路在各个方面是可配置的/可重配置的，至少部分的配置/重配置可以被动态控制(即，在PLD的用户模式操作期间)。

公开(公告)号：CN107957967A

公开(公告)日：2018-04-24

申请号：CN201711290405.3

申请日：2014-07-15

申请人： 阿尔特拉公司

发明人： R·温卡塔 ,  G·克里希纳穆尔蒂

IPC分类号： G06F13/40 ,  G06F13/42

CPC分类号： G06F13/4068 ,  G06F13/4282

摘要： 本发明涉及经高速串行链路的配置。本发明提供了使用高速串行链路配置可配置从控器件的机制和技术，其中根据从控器件是否处于配置模式或正常操作模式，使用高速串行链路的不同数目通路在从控器件和主控器件之间发送数据。

公开(公告)号：CN102355270B

公开(公告)日：2015-01-21

申请号：CN201110222051.5

申请日：2006-08-02

申请人： 阿尔特拉公司

发明人： T·T·源 ,  T·德兰 ,  S·Y·舒马拉耶夫 ,  A·扎利兹尼亚克 ,  S·王 ,  R·温卡塔 ,  C·李

IPC分类号： H03M9/00

CPC分类号： H03K19/00 ,  H03K19/17744 ,  H03M9/00 ,  H04L1/243 ,  H04L7/0008 ,  H04L7/033 ,  H04L25/0266

摘要： 用于一可编程逻辑器件(PLD)或类似装置上的高速串行数据发射机电路的串行化器电路，其包含将具有任一数据宽度的并行数据转换为串行数据的电路。该串行化器电路还可以工作在一宽频率范围内的任一频率上，并可以利用参考时钟信号，该参考时钟信号具有与并行数据速率和/或串行数据速率相关的多种关系中的任一关系。该电路在各个方面都是可配置/重配置的，其中至少一些配置/重配置是可以动态控制的(即，在PLD的用户模式工作期间)。

公开(公告)号：CN1913365A

公开(公告)日：2007-02-14

申请号：CN200610153437.4

申请日：2006-08-02

申请人： 阿尔特拉公司

发明人： T·T·源 ,  T·德兰 ,  S·Y·舒马拉耶夫 ,  A·扎利兹尼亚克 ,  S·王 ,  R·温卡塔 ,  C·李

IPC分类号： H03M9/00 ,  H04B1/04

CPC分类号： H03K19/00 ,  H03K19/17744 ,  H03M9/00 ,  H04L1/243 ,  H04L7/0008 ,  H04L7/033 ,  H04L25/0266

摘要： 用于一可编程逻辑器件(PLD)或类似装置上的高速串行数据发射机电路的串行化器电路，其包含将具有任一数据宽度的并行数据转换为串行数据的电路。该串行化器电路还可以工作在一宽频率范围内的任一频率上，并可以利用参考时钟信号，该参考时钟信号具有与并行数据速率和/或串行数据速率相关的多种关系中的任一关系。该电路在各个方面都是可配置/重配置的，其中至少一些配置/重配置是可以动态控制的(即，在PLD的用户模式工作期间)。

公开(公告)号：CN107957967B

公开(公告)日：2021-08-17

申请号：CN201711290405.3

申请日：2014-07-15

申请人： 阿尔特拉公司

发明人： R·温卡塔 ,  G·克里希纳穆尔蒂

IPC分类号： G06F13/40 ,  G06F13/42

摘要： 本发明涉及经高速串行链路的配置。本发明提供了使用高速串行链路配置可配置从控器件的机制和技术，其中根据从控器件是否处于配置模式或正常操作模式，使用高速串行链路的不同数目通路在从控器件和主控器件之间发送数据。

公开(公告)号：CN104298633B

公开(公告)日：2019-04-19

申请号：CN201410336266.3

申请日：2014-07-15

申请人： 阿尔特拉公司

发明人： R·温卡塔 ,  G·克里希纳穆尔蒂

IPC分类号： G06F13/38 ,  G06F13/42

摘要： 本发明涉及经高速串行链路的配置。本发明提供了使用高速串行链路配置可配置从控器件的机制和技术，其中根据从控器件是否处于配置模式或正常操作模式，使用高速串行链路的不同数目通路在从控器件和主控器件之间发送数据。

公开(公告)号：CN1913365B

公开(公告)日：2011-08-17

申请号：CN200610153437.4

申请日：2006-08-02

申请人： 阿尔特拉公司

发明人： T·T·源 ,  T·德兰 ,  S·Y·舒马拉耶夫 ,  A·扎利兹尼亚克 ,  S·王 ,  R·温卡塔 ,  C·李

IPC分类号： H03M9/00 ,  H04B1/04

CPC分类号： H03K19/00 ,  H03K19/17744 ,  H03M9/00 ,  H04L1/243 ,  H04L7/0008 ,  H04L7/033 ,  H04L25/0266

摘要： 用于一可编程逻辑器件(PLD)或类似装置上的高速串行数据发射机电路的串行化器电路，其包含将具有任一数据宽度的并行数据转换为串行数据的电路。该串行化器电路还可以工作在一宽频率范围内的任一频率上，并可以利用参考时钟信号，该参考时钟信号具有与并行数据速率和/或串行数据速率相关的多种关系中的任一关系。该电路在各个方面都是可配置/重配置的，其中至少一些配置/重配置是可以动态控制的(即，在PLD的用户模式工作期间)。

公开(公告)号：CN104298633A

公开(公告)日：2015-01-21

申请号：CN201410336266.3

申请日：2014-07-15

申请人： 阿尔特拉公司

发明人： R·温卡塔 ,  G·克里希纳穆尔蒂

IPC分类号： G06F13/38 ,  G06F13/42

CPC分类号： G06F13/4068 ,  G06F13/4282 ,  G06F13/4063

摘要： 本发明涉及经高速串行链路的配置。本发明提供了使用高速串行链路配置可配置从控器件的机制和技术，其中根据从控器件是否处于配置模式或正常操作模式，使用高速串行链路的不同数目通路在从控器件和主控器件之间发送数据。

公开(公告)号：CN1909439B

公开(公告)日：2012-05-23

申请号：CN200610108508.9

申请日：2006-08-03

申请人： 阿尔特拉公司

发明人： T·T·源 ,  T·德兰 ,  S·Y·舒马拉耶夫 ,  A·扎利兹尼亚克 ,  T·T·黄 ,  R·温卡塔 ,  C·李

IPC分类号： H04L5/14 ,  H04L27/00

CPC分类号： H03M9/00

摘要： 可编程逻辑器件(PLD)等上的用于高速串行数据接收机电路的解串器电路，包括转换串行数据为具有任何数据宽度的并行数据的电路。所述电路还能够工作于一个宽范围频率内的任何频率。所述电路在各个方面是可配置的/可重配置的，至少部分的配置/重配置可以被动态控制(即，在PLD的用户模式操作期间)。