用于通过组和通路将缓存灵活划分成组件缓存的方法和装置

    公开(公告)号:CN106537361B

    公开(公告)日:2018-09-28

    申请号:CN201580038378.3

    申请日:2015-06-25

    IPC分类号: G06F12/0895

    摘要: 一些方面包括用于通过组和通路将系统缓存划分成组件缓存的计算设备、系统和方法。一种系统缓存内存控制器可以管理这些组件缓存,并管理针对这些组件缓存的访问。该系统缓存内存控制器可以接收指定组件缓存标识符的系统缓存访问请求,将该组件缓存标识符与组件缓存配置表中同这些组件缓存标识符的特征相关的记录进行匹配。这些组件缓存特征可以包括组转变特征、组偏移特征和目标通路,它们可以定义该组件缓存在系统缓存中的位置。该系统缓存内存控制器还可以在系统缓存访问请求中接收针对系统缓存的物理地址,确定用于组件缓存的索引模式,以及转换用于该组件缓存的物理地址。

    具有系统高速缓存和本地资源管理的功率降低存储器子系统

    公开(公告)号:CN108885587B

    公开(公告)日:2022-05-13

    申请号:CN201780019650.2

    申请日:2017-03-03

    IPC分类号: G06F12/0862 G06F1/3296

    摘要: 针对用于降低存储器子系统功率的方法,公开了系统、方法和计算机程序。在一种示例性方法中,系统资源管理器向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求。所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统(SoC)上。确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率。所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来对DDR时钟频率进行控制。

    具有系统高速缓存和本地资源管理的功率降低存储器子系统

    公开(公告)号:CN109074331B

    公开(公告)日:2022-03-22

    申请号:CN201780019649.X

    申请日:2017-03-03

    IPC分类号: G06F13/16 G06F1/3203

    摘要: 针对用于降低存储器子系统功率的方法,公开了系统、方法和计算机程序。在一种示例性方法中,系统资源管理器向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求。所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统(SoC)上。确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率。所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来对DDR时钟频率进行控制。

    存储器系统中的动态链路差错保护

    公开(公告)号:CN110998536A

    公开(公告)日:2020-04-10

    申请号:CN201880053866.5

    申请日:2018-06-28

    IPC分类号: G06F11/10

    摘要: 当数据通过两个实体之间(诸如在主机和存储器之间)的链路传递时,可能引入差错。可实现链路差错保护方案以检测和纠正链路上发生的差错,从而增强传输可靠性。然而,由于这些保护方案会增加等待时间和功耗两者,这些益处并非没有代价。在一个或多个方面,提议动态地调整所应用的链路差错保护级别以匹配操作环境中的任何变化。例如,链路差错的可能性与链路速度强相关。如果增加链路速度,则可以应用更高的链路差错保护级别来抵消链路差错的增加。如果降低链路速度,则可以降低保护级别,从而可使等待时间和功耗惩罚最小化。

    存储器系统中的动态链路差错保护

    公开(公告)号:CN116913358A

    公开(公告)日:2023-10-20

    申请号:CN202310981228.2

    申请日:2018-06-28

    IPC分类号: G11C29/42 G06F11/10

    摘要: 本申请涉及存储器系统中的动态链路差错保护。当数据通过两个实体之间(诸如在主机和存储器之间)的链路传递时,可能引入差错。可实现链路差错保护方案以检测和纠正链路上发生的差错,从而增强传输可靠性。然而,由于这些保护方案会增加等待时间和功耗两者,这些益处并非没有代价。在一个或多个方面,提议动态地调整所应用的链路差错保护级别以匹配操作环境中的任何变化。例如,链路差错的可能性与链路速度强相关。如果增加链路速度,则可以应用更高的链路差错保护级别来抵消链路差错的增加。如果降低链路速度,则可以降低保护级别,从而可使等待时间和功耗惩罚最小化。

    存储器系统中的动态链路差错保护

    公开(公告)号:CN110998536B

    公开(公告)日:2023-07-18

    申请号:CN201880053866.5

    申请日:2018-06-28

    IPC分类号: G06F11/10

    摘要: 当数据通过两个实体之间(诸如在主机和存储器之间)的链路传递时,可能引入差错。可实现链路差错保护方案以检测和纠正链路上发生的差错,从而增强传输可靠性。然而,由于这些保护方案会增加等待时间和功耗两者,这些益处并非没有代价。在一个或多个方面,提议动态地调整所应用的链路差错保护级别以匹配操作环境中的任何变化。例如,链路差错的可能性与链路速度强相关。如果增加链路速度,则可以应用更高的链路差错保护级别来抵消链路差错的增加。如果降低链路速度,则可以降低保护级别,从而可使等待时间和功耗惩罚最小化。

    用于共享系统高速缓存的虚拟化控制的方法和装置

    公开(公告)号:CN107636625B

    公开(公告)日:2021-04-20

    申请号:CN201680027464.9

    申请日:2016-04-13

    摘要: 各个方面包括用于实现针对系统高速缓存的分量高速缓存的高速缓存维护或状态操作的计算设备、系统和方法。计算设备可以产生分量高速缓存配置表,将分量高速缓存的至少一个分量高速缓存指示符分配给分量高速缓存的主设备,以及由集中式控制实体将至少一个控制寄存器映射到分量高速缓存设备指示符。计算设备可以存储分量高速缓存指示符,使得分量高速缓存指示符可由分量高速缓存的主设备访问用于发现系统高速缓存的虚拟化视图,并绕过集中式控制实体发出针对分量高速缓存的高速缓存维护或状态命令。计算设备可以绕过集中式控制实体而由与高速缓存维护或状态命令和分量高速缓存相关联的控制寄存器来接收高速缓存维护或状态命令。

    用于具有动态分区的共享高速缓存的方法和装置

    公开(公告)号:CN106537360B

    公开(公告)日:2020-04-21

    申请号:CN201580038324.7

    申请日:2015-06-25

    IPC分类号: G06F12/0895

    摘要: 一些方面包括用于根据集合和通路将系统高速缓存动态地分区成组件高速缓存的计算设备、系统和方法。一种系统高速缓存控制器可以管理组件高速缓存,并管理针对这些组件高速缓存的访问。该系统高速缓存控制器可以接收系统高速缓存请求,对系统高速缓存中与这些请求的组件高速缓存标识符相关的组件高速缓存相对应的位置进行预留。预留该系统高速缓存中的位置,可以激活系统高速缓存中的该位置,以便由请求方客户端进行使用,并且还可以防止其它客户端使用系统高速缓存中的所预留的位置。对系统高速缓存中的这些位置的释放可以对系统高速缓存中的这些位置进行去激活,并允许其它客户端使用它们。预留系统高速缓存中的位置的客户端可以在其组件高速缓存内对其已经预留的位置的量进行改变。