-
公开(公告)号：CN103698689B
公开(公告)日：2018-04-24
申请号：CN201310728263.X
申请日：2013-12-25
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明提供一种集成电路的老炼方法及老炼装置。其中，所述方法包括：通过联合测试行动小组JTAG接口接收老炼需求信号；根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
-
公开(公告)号：CN109582511A
公开(公告)日：2019-04-05
申请号：CN201710911551.7
申请日：2017-09-29
申请人： 龙芯中科技术有限公司
IPC分类号： G06F11/22
摘要： 本发明实施例提供了一种控制器的生成方法、装置及存储介质，预置有高层次综合工具和针对至少有一个随机存储器RAM的指令脚本，所述方法包括：在高层次综合工具中写入控制器的高级编程语言代码；通过所述高层次综合工具，基于所述高级编程语言代码生成所述控制器的寄存器转移层次代码；所述寄存器转移层次代码描述有的控制器的端口；所述端口包括有效端口；根据所述指令脚本和所述寄存器转移层次代码设置所述控制器的有效端口。本发明实施例与通过手写寄存器转移层次代码设计控制器的方式相比，大大降低了控制器的相关算法实现的复杂度，缩短了设计时间，提高了生产力，降低了测试成本。同时也弥补了专用工具算法单一，自定义算法难度大等问题。
-
公开(公告)号：CN110118922A
公开(公告)日：2019-08-13
申请号：CN201810122635.7
申请日：2018-02-07
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明实施例提供一种集成电路输出端测试装置及集成电路，包括输入态引脚、测试逻辑组合单元、功能单元、第一输入选择单元、第二输入选择单元、第三输入选择单元、待测试双向引脚、待测试三态引脚、待测试输出引脚、第一状态选择单元和第二状态选择单元，输入态引脚与测试逻辑组合单元的输入端连接；第一输入选择单元、第二输入选择单元和第三输入选择单元的输入端分别与测试逻辑组合单元和功能单元的输出端连接，第一输入选择单元的输出端与待测试双向引脚连接，第二输入选择单元的输出端与待测试三态引脚连接，第三输入选择单元的输出端与待测试输出引脚连接，第一状态选择单元与待测试双向引脚连接。用于提高对集成电路输出端的测试效率。
-
公开(公告)号：CN103698689A
公开(公告)日：2014-04-02
申请号：CN201310728263.X
申请日：2013-12-25
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明提供一种集成电路的老炼方法及老炼装置。其中，所述方法包括：通过联合测试行动小组JTAG接口接收老炼需求信号；根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
-
公开(公告)号：CN110514981A
公开(公告)日：2019-11-29
申请号：CN201810496479.0
申请日：2018-05-22
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明实施例提供了一种集成电路的时钟控制方法、装置及集成电路，涉及集成电路技术领域。其中，集成电路包括时钟组，所述时钟组中的每个时钟配置有对应的时钟隔离逻辑模块，该方法包括：依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态；若所述时钟隔离逻辑模块的测试时钟状态为开启状态，则依据所述时钟隔离逻辑模块接收到的扫描测试时钟，生成测试时钟；依据所述测试时钟进行扫描测试，生成扫描测试向量。本发明实施例解决了扫描测试中跨时钟域潜在的扫描捕获违例问题。
-
公开(公告)号：CN110118921A
公开(公告)日：2019-08-13
申请号：CN201810122634.2
申请日：2018-02-07
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明实施例提供一种集成电路输入端测试装置及集成电路，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；测试逻辑组合单元和功能单元均包括多个输入端；多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；每个待测试输入态引脚分别与逻辑组合单元的一个输入端以及功能单元的一个输入端连接；多个待测试输入态引脚中的待测试双向引脚还与对应的状态选择单元连接；输出选择单元的第一输入端与测试逻辑组合单元的输出端连接，输出选择单元的第二输入端与功能单元的输出端连接；输出选择单元的输出端与输出引脚连接。用于提高集成电路输入端的测试效率。
-
公开(公告)号：CN109375094A
公开(公告)日：2019-02-22
申请号：CN201811156967.3
申请日：2018-09-30
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/3185
摘要： 本发明实施例提供一种扫描单元、扫描链结构以及确定扫描链结构的方法，扫描单元包括扫描主单元和扫描从单元；扫描主单元与扫描从单元连接；扫描主单元用于在移位阶段根据输入的测试向量进行初始化；扫描从单元用于保存移位阶段最后一拍的测试值，并将所述测试值输入至扫描主单元；扫描主单元还用于在捕获阶段捕获所述测试值对应的输出值。由于扫描从单元保存了移位阶段最后一拍的测试值，并将所述测试值输入到扫描主单元中，使得在捕获阶段扫描主单元捕获到的测试值是移位阶段最后一拍的测试值。这样，即使功能数据端口D处的测试值已被刷新，扫描主单元在捕获阶段仍然能够捕获到正确的测试值，避免了捕获数据不准确的问题。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.028 秒)
